是什么导致PCB中的信号完整性问题？

2020-04-05

PCB中信号完整性问题的最重要原因可能是更快的信号上升时间。当电路和设备以中等的上升和下降时间在中低频率下工作时，由于PCB设计而引起的信号完整性问题很少出现。但是，当我们在较高（RF和更高）频率下工作时，信号上升时间要短得多，因此，由于PCB设计而引起的信号完整性成为一个非常大的问题。

一般而言，快速的信号上升时间和高信号频率会增加信号完整性问题。

为了进行分析，我们可以将各种信号完整性问题分为以下几类：

1、由于不受控制的线路阻抗规范而导致的信号劣化传播延迟导致信号衰减

2、线路阻抗不连续而导致信号劣化信号衰减引起的信号衰减

3、一个导体上由于其他导体而产生的串扰

4、电和地面配电网引起的问题

系统的EMI和辐射

由于线路阻抗不受控制而导致的信号衰减：

网络上的信号质量取决于信号迹线及其返回路径的特性。在线路上运行期间，如果信号遇到线路阻抗的变化或不均匀，则会遭受反射而引起振铃和信号失真。此外，信号上升时间越快，由不受控制的线路阻抗变化引起的信号失真就越大。

我们可以通过以下方法减少或消除线路阻抗变化，从而将反射引起的信号失真降至最低：

确保信号线及其返回路径充当具有统一受控阻抗的统一传输线。

将信号返回路径作为均匀平面放置在靠近信号层的位置。

确保受控阻抗信号线看到匹配的源阻抗和接收器阻抗–与信号线的特征阻抗相同。这可能需要在源极和接收器端添加适当的终端电阻。

由于其他阻抗不连续而导致的信号衰减：

正如我们前面提到的，如果信号在传播过程中遇到阻抗不连续性，则会遭受反射而引起振铃和信号失真。在遇到以下情况之一时，将发生线路阻抗不连续：

1、当信号在其路径中遇到过孔时。

2、当信号分支成两行或更多行时。

3、当信号返回路径平面遇到不连续点（例如分裂）时。

4、当线根连接到信号线时。

5、当信号线在源端开始时。

6、信号线在接收器端终止时。

7、当信号和返回路径连接到连接器引脚时。

并且，信号上升时间越快，由阻抗不连续引起的信号失真就越大。

我们可以通过以下方法将由于线路阻抗不连续而导致的信号失真降至最低：

通过使用较小的微孔和HDI PCB技术，可将通孔和通孔短线造成的不连续影响最小化。

减少跟踪存根的长度。

当在多个位置使用信号时，以菊花链方式而不是多点分支方式路由走线。

源端和接收端的终端电阻合适。

使用差分信号和紧密耦合的差分对，它们本质上更不受信号返回路径平面中的不连续性影响。

确保在发生不连续的连接器处，信号线应尽可能短，信号返回路径应尽可能宽。

由于传播延迟导致的信号衰减：

信号在PCB上从源到接收器传播时需要有限的时间。信号延迟与信号线长度成正比，与特定PCB层上的信号速度成反比。如果数据信号和时钟信号的总延迟不匹配，它们将在不同的时间到达接收器进行检测，这将导致信号偏斜；过度的偏斜会导致信号采样错误。随着信号速度变得越来越高，采样率也越来越高，可允许的偏斜变得更小，从而更容易出现由于偏斜引起的误差。

提示：信号延迟匹配（主要是走线长度匹配）可以很大程度地减少一组信号线中的偏斜。

由于信号衰减而导致的信号劣化：

由于传导走线电阻（由于趋肤效应而在较高频率下增加）和介电材料耗散因数Df引起的损耗，信号在PCB线路上传播时会遭受衰减。这两个损耗都随频率增加而增加，因此，信号的较高频率分量将比较低频率分量遭受更大的衰减。这会导致信号带宽的减少，进而由于信号上升时间的增加而导致信号失真；信号上升时间过长会导致数据检测错误。

提示：当信号衰减是一个重要的考虑因素时，必须选择正确类型的低损耗高速材料并适当控制走线几何形状，以很大程度地减小信号损耗。

串扰噪声引起的信号衰减：

信号线或返回路径平面上的快速电压或电流转换可能会耦合到相邻的信号线上，从而在串扰附近产生有害信号，并在相邻信号线上产生开关噪声。由于互电容和互电感而发生耦合。在均匀的传输线中，电容和电感耦合的相对数量是可比较的。如果传输线不连续，通常电感耦合起主导作用，并导致开关噪声。与往常一样，更快的上升时间信号会产生更多的串扰和开关噪声。

串扰和开关噪声可通过以下方法降低：

增加相邻信号线之间的间隔。

使信号返回路径尽可能宽，并且像均匀平面一样均匀，并避免分割返回路径。

使用较低介电常数的PCB材料。

使用差分信号和紧密耦合的差分对，它们本质上更不受串扰影响。

由于电源和地面分配网络而导致的信号衰减：

电源和接地导轨或路径或平面的阻抗非常低，但阻抗非零。当设备的输出信号和内部门切换状态时，通过电源和接地轨/路径/平面的电流会发生变化，从而导致电源和接地路径中的电压下降。这将降低设备电源和接地引脚之间的电压。此类情况的频率越高，信号转换时间越快，同时线路切换状态的数量越多，电源和接地轨两端的电压下降幅度就越大。这将减少信号的噪声余量，如果过多，则会导致设备故障。

为了减少这些影响，配电网络的设计必须尽量减小电源系统的阻抗：

电源平面和接地平面应尽可能靠近在一起，并尽可能靠近PCB表面。

在电源和接地轨之间应使用多个低电感去耦电容器，并且应将它们放置在尽可能靠近器件电源和接地引脚的位置。

使用短引线的设备包装。

使用薄的高电容芯线用于电源和接地可显着增加电容，并降低电源和接地轨之间的阻抗。

由于EMI而导致的信号衰减：

EMI随频率和信号上升时间的增加而增加。对于单端信号电流，辐射远场强度随频率线性增加，对于差分信号电流，辐射远场强度随频率线性增加。