指定受控阻抗要求

2021-09-23

指定受控阻抗要求

电路板制造商投资了先进的建模软件和测试设备，以指定受控阻抗要求以满足需求激增。

如今，由于精密处理器、USB 设备和直接印刷在电路板表面上的天线无处不在，更多的PCB设计需要进行阻抗控制和测试。

在为受控阻抗创建文档时，电路板设计人员应该知道将他们的期望传达给制造商的最佳方式。即使它看起来很小，一条缺失的信息也会使制造商很难或不可能确切地知道设计师的需求。

受控阻抗会影响制造商为满足目标阻抗而需要实施的材料类型及其厚度的组合。在预生产中可能需要对Gerber 文件进行任何微调也会影响目标阻抗。如果阻抗标注不明确，就不可能为制造者计划订单，因为该材料（BOM）的条例草案中的堆叠体是未知的。该订单最终保留在预生产中，直到收到丢失的数据。

幸运的是，说明调节阻抗标准并不困难。第一步是确定需要哪些信息，以便订单可以轻松处理而不会延迟。

为什么指定受控阻抗要求很重要？

PCB设计人员通常在文档中包含不同参数的标注，例如材料类型、铜重量和层数。这有助于轻松确定受控阻抗要求。

设计人员通常提供几个不同因素的值来指定阻抗：

目标阻抗

走线宽度

走线高度

存在阻抗迹线的层

受控走线上铜组件之间的间距（用于共面或差分计算）

如果受控阻抗要求非常具体，则应包括目标阻抗值、走线宽度、铜重量和层厚度的图表。图表有助于使用这些要求的视觉描述来澄清任何歧义。

这些只是一些参数，其中一些可能已经包含在 PCB 文档中。因此，在某些情况下，不需要额外的努力来定义阻抗控制。在开发或制造高层数电路板时，Instack等叠层设计工具具有优势。

提及受控阻抗要求后，从制造商处获取板叠层设计。

如何指定受控阻抗要求

阻抗信息必须由布局设计者包含在制造图纸注释中。它应包括阻抗值、走线宽度、差分对间距以及受控阻抗走线的布线层。晶圆厂图纸中还应包含阻抗表。以下是阻抗表的示例。 

晶圆厂图纸中的阻抗表

下图提供了如何在制造图中指定受控阻抗的示例：

晶圆厂图纸中提供的受控阻抗规格

这些注释将由 PCB制造商审查，然后他们将构建一个叠层，以实现注释中所述的适当走线宽度和间距。为了达到所需的阻抗值，他们可能会对这些要求进行适度的更改。

CI 文档的工作说明 (SOW)

对于提供快速原型制作服务的小型制造运行，实际上从不要求工作说明书 (SOW)。设计师或客户只需通过在线门户或电子邮件提交设计数据，如果通过一些简单的DFM 测试，制造商将对其进行报价并开始生产。只有对于较大的订单，客户才需要提供一份工作说明书，晶圆厂会在其中添加一份要求清单。在开始生产过程之前，需要客户的批准。

在与 PCB制造商交谈时，最好将 SOW 或具有受控阻抗要求的规范列表放在一起。如果客户要求进行完整的设计审查，制造商将检查堆叠和布线以确保满足 SOW 中提到的要求。

您应该使用目标欧姆指定电介质厚度或层数吗？

有两种技术可以实现受控阻抗：

通过仅在制造图中指明电介质厚度而不指定任何其他受控阻抗参数

通过指示应出现阻抗线的层以及目标欧姆

标准公差为 ±10% 欧姆。如果需要更严格的容差，我们提供 ±5% 欧姆。借助PCB 材料的新工具和精确数据，制造商能够准确地模拟调节阻抗。

受控电介质厚度

制造商从设计者那里收到受控电介质叠层。由于未定义阻抗迹线，因此生产重点仅在于构建具有 ±10% 介电厚度容差的电路板。

阻抗控制

电介质厚度、走线宽度和间距用于控制阻抗。制造商执行测试以检查时域反射计 (TDR) 试样是否可以达到必要的阻抗。根据首件检验报告的结果进行某些修改，然后在规定的公差范围内制造板。

如果未指定，如何测量受控阻抗？

设计人员可能认为，通过简单地定义规格，可以校正走线的阻抗。如前所述，每个制造过程都需要进行表征，以验证它是否与场解算器计算生成的标称值相匹配。制造商需要与设计师合作，帮助他们了解为什么需要进行场求解器测试。

展示阻抗要求的堆叠示例

许多因素会影响叠层设计参数和选择（例如阻抗、物理结构、盲孔等）。信号线的阻抗受叠层结构特性的影响。改变叠加参数有助于达到目标阻抗。检查和平衡设计中影响堆叠的其他方面同样重要。考虑以下：

电介质厚度越厚，阻抗越高

介电常数越小，阻抗越大

铜重越厚，阻抗越低 

介电常数越小阻抗值越高

更大的电感表示更高的阻抗

较高的电容表示较低的阻抗

在 Sierra Circuits，我们使用Instack 和 Polar等工具来设计叠层。在这些工具中，目标阻抗与层名称和其他参数（例如 Dk、电介质厚度、材料类型）一起输入。然后这些工具生成一个报告，如下所示。

使用 Instack 生成的堆栈

上面显示的报告有两部分：第一部分显示层数以及电介质厚度和铜厚度的详细信息。它还显示了顶层和底层的镀层厚度。这种情况下使用的材料是FR-370HR。第二部分显示了阻抗表，它给出了不同层上阻抗的详细信息以及走线宽度和走线间距。例如，上面的“a”行显示了走线宽度为 4.5 密耳、间距为 4.8 密耳的差分对上第 1 层（100 欧姆）的详细信息。类似地，可以检查其他层的信息。

为什么厂商要改变走线宽度和间距？

考虑材料是否具有所需厚度。常见的核心电介质厚度为 3 mils、4 mils、5 mils、6 mils、8 mils 等。预浸玻璃样式 106、1080 等很常见。

材料厚度列在材料数据表上，或者可以从层压板制造商处获得。预浸料中的树脂量、铜面积百分比和相邻铜层的厚度用于计算最终压出厚度。PCB制造商根据 CAD 文件计算铜面积的百分比。因此，它们偏离了数据表的一般厚度规格。他们坚持其阻抗建模压出厚度，这因设计而异。

这将需要对阻抗走线的宽度和间距稍作改动。当制造商无法满足受控阻抗要求时，他们会推荐不同的电介质厚度或 PCB 材料。

阻抗控制验证

测试试样用于在 PCB制造后验证阻抗控制。测试件是用于测试制造过程质量的板。在面板的边缘制作测试试样。然后检查试样以确保正确的层对齐、电连接和内部结构。这些是为电路板定制设计的或从供应商库中选择的。

测试样片通常放置在工作面板的不同位置，代表 PCB 的良好横截面。阻抗是用 TDR 测量的。之后，将生成报告以指示是否达到特征阻抗。

在处理受控阻抗的文档时，电路板设计人员了解表达其要求的最佳方法至关重要。即使要求很小，仍然需要清楚地传达，因为丢失的数据可能会使制造商难以或不可能准确确定客户的需求。