24小时联系电话:18217114652、13661815404
中文
公司新闻
内务管理和 PCB 设计
内务管理和 PCB 设计
传输线的长度方面，我们的印刷电路板也以便利换取性能。额外的走线长度是有损的。不仅如此，信号也可能在较长的轨迹上衰减，因为有更多的攻击面，噪声发生器可以耦合到信号上。我们必须在可用的几何图形内工作，同时给我们留下无尽的选择。
气隙和铜厚是相互关联的
这让我想到了在设计 PCB 时我们必须管理的其他权衡。首先想到的是，看到大量电流的电路板将受益于厚铜层来处理电源。同时，我们也喜欢使用窄走线并将它们打包在一起，以避开较大设备的内部区域。
获得正确的堆叠成为一种平衡行为，允许一些细间距连接以及一些高电流应用。这种类型的设置的设计规则将允许信号层上的小气隙，而其他设置则有更宽敞的间隔规则来供电。
这两件事不能成为好邻居，所以我们需要其他层作为屏障。添加层会增加成本，因此我们必须充分利用可用的层。在某些情况下，细间距规则仅适用于局部区域。一旦摆脱了连接器或处理器，就会应用一套更保守的规则。在这个过程中拨号是一种平衡行为。
元件放置怎么样？
我们知道小尺寸是首选。这就是那些高度集成电路的用武之地。一个“全能型”片上系统 (SOC) 实际上有数百个无源部件，也许还有数十个额外的集成电路来实际创建一个系统。大多数这些附加电路都希望尽可能接近 SOC。
所有的内存和高速链接都希望在桌子上有一席之地。可能需要足够的电源来保证特殊的电源管理集成电路或简称 PMIC。当然，任何模拟线都应该短而直地从 SOC 出来。为什么 SOC 上没有这些功能？
图 1. 图片来源：作者 - 六层板可能成本更低，但必须为外层分配一些布线空间。
这归结为芯片架构。相对于构成 SOC 大部分空间的几乎不可见的晶体管门而言，存储单元是巨大的。模拟是一种不同的野兽，擅长拾取任何噪音。这导致电源硅。这些东西必须单独存在，因为它的设计是如此的噪音制造者。
然而，计算设备周围的区域是热门商品。我的意思是字面意义上的。你能在它周围放置的空间越大越好。该文件面对小尺寸的要求。我们想让我们的部分靠近在一起并同时分开。
所有这些竞争因素都会导致战略性集群，通常按电压分解事物，然后重点放在路由上。我们还在 PCB 组件放置的平衡过程中考虑了热和电磁干扰。如果我们可以将事情分散得更远，那么我们就可以增加我们的测试访问权限。同时，如果我们可以压缩整个电路板，以便在比去年的产品更小的外壳中为更大的电池腾出空间，那就太好了。
布线印刷电路板的权衡
因此，布线是布局的函数，布局是上述几个因素的函数。其中一些因素相互直接竞争。即使使用最好的模拟，也很难预测重叠的细微差别。完美是遥不可及的，所以我们正在寻找的已经足够好了。如果它在保修期内可靠运行，那么我们就完成了我们的工作。
给定足够长的跑道，理论上我们可以接近一个完美的内存总线，它使用最少的曲折和最少的空间，同时保持所有各种连接的最佳分离。时序预算可以设置为极小的允许偏差。问题是时间几乎总是供不应求，因此我们需要信号可以处理的所有纬度。
图 2. 图片来源：作者：使用外层布线可能不需要那么多过孔，但走线会暴露在外，这会侵蚀布局区域。
让每个人都开心似乎是不可能的。对于每个人，我不仅包括内部团队，还包括提供围绕其芯片构建的参考设计的每个供应商，就好像它将是板上唯一的东西一样。营销团队希望它为 CIS 或返校做好准备，也许是其他日期。现在，客户想要下周的样品。我们如何处理所有这些相互竞争的利益？
你知道这是怎么回事。电路板设计人员在时间和空间可用的情况下考虑所有要求。第一个修订版出来了，我们了解到了没人能想到的问题。深夜带来的突破几乎总是会导致解决方案在下一次迭代中涉及更多部分。