在ADC模型和DAC建模中添加低通滤波器

2021-03-03

更好的ADC模型的建议

两音测试信号比一音提供更多(duō)有(yǒu)关ADC性能(néng)的信息。您的作者模型非常适合特定ADC的制造商(shāng)模型，因此可(kě)以方便地运行误码率仿真。该ADC碰巧具有(yǒu)非常宽的输入带宽。

对于带宽较低的ADC，如图1所示增加一个低通滤波器将提供一个更好的模型。

制造商(shāng)的模型是“行為(wèi)”模型，而不是精确的模型。最好与详细的SPICE模型进行比较，或者在实际的物(wù)理(lǐ)设备上进行测量。

数模转换器（DAC）的模型

参考文(wén)献[19]至[26]提出了某种DAC模型，而[27]至[29]描述了DAC的特性，但没有(yǒu)描述模型。在那些提出模型的模型中，大多(duō)数（[19]，[20]，[22]和[23]）提出的模型似乎是DAC设计人员而不是用(yòng)户所感兴趣的，他(tā)们给出了详细的特定模型来确定诸如SNR或噪声影响之类的东西。输出频谱上的时钟抖动。

其他(tā)人提出的模型似乎太简单了。这些是[25]，仅考虑削波而没有(yǒu)量化。文(wén)献[26]将量化和削波建模為(wèi)加法过程，仅对高斯输入有(yǒu)效。

参考文(wén)献[21]使用(yòng)以下公式将DAC输出（y（t））建模為(wèi)DAC输入（x（t））的函数： 

y（t）= x（t）+ y HQ（x（t））+ y CM（x（t））+ y VQ（x（t））

等式1

这些是相应的术语： 

y HQ（x（t））表示“水平量化”（理(lǐ)想时间采样）

y CM（x（t））表示“时钟源调制”（时钟抖动）

y VQ（x（t））解释了包括积分(fēn)非線(xiàn)性在内的“垂直量化”（幅度量化）。 

这些术语的表达并不十分(fēn)复杂，因此这可(kě)能(néng)是模拟DAC的良好模型。输入x（t）可(kě)以来自调制算法的浮点实现，也可(kě)以来自具有(yǒu)输出M位的固定点1，其中M> NE；其中NE是DAC的有(yǒu)效位数。

参考文(wén)献[24]提出了一个模型，该模型考虑了差分(fēn)非線(xiàn)性（DNL），积分(fēn)非線(xiàn)性（INL），增益和失调误差，毛刺脉冲面积和建立时间。

[24]的图5显示了该模型的框图。它由附加随机误差构成DNL模型；增加了确定性的时间函数以对毛刺进行建模；用(yòng)于模拟INL，增益和失调误差的多(duō)项式函数；延迟和时间转换（在本文(wén)中没有(yǒu)说明）；一个低通滤波器来模拟稳定时间；和噪声模型（在文(wén)本中也没有(yǒu)解释）。可(kě)以对[24]中的图5进行一些修改，从而在这里生成图2，这与图1中的ADC模型相反。如果量化导致的输出噪声不够，则可(kě)以添加附加噪声。 

图2. 来自Naoues，M.的DAC模型的修改；莫什（Morche）Dehos，C .；巴拉克河; 和Ghazel，A，  [24]

读者可(kě)能(néng)想知道為(wèi)什么，由于DAC的输入已经是数字的，因此需要图2中的采样器和量化器。

通常，对于仿真，可(kě)以使用(yòng)连续时间的浮点算法。并且将其转换為(wèi)带时钟的定点版本是不值得的。（连续时间意味着仿真采样频率足够高，因此没有(yǒu)采样效果。）而且，通常DAC接口上可(kě)用(yòng)的实际位数（广告位数）大于ENOB。