分(fēn)析并限制高速大功率PCB的阻抗

2021-01-02

如今，電(diàn)子工业和PCB的相关技术已经取得了巨大进步，以至于高端電(diàn)子产品的设计和开发阶段出现了更多(duō)新(xīn)的挑战。这些挑战对于利用(yòng)功率電(diàn)子半导體(tǐ)组件的高功率高频开关装置是特定的。选择合适的電(diàn)子元件值 及其位置时，相应的PCB布局以及電(diàn)路设计师将不得不面对挑战  在PCB上。是的，这是正确的，组件在PCB上的放置很(hěn)重要。这是由于各种问题，例如热管理(lǐ)，大電(diàn)流，信号反射问题，EMI /交叉通话问题以及在单板中包含模拟和数字電(diàn)路的高频和混合電(diàn)路中的噪声问题。

暂态電(diàn)流问题：

许多(duō)设计人员面临的主要问题是PCB中可(kě)能(néng)发生的突然或瞬时電(diàn)流尖峰，这是由于与PCB输出端口電(diàn)气连接的变化而引起的，也称為(wèi)“负载瞬变”。PCB中的这种瞬态電(diàn)流将导致PCB的许多(duō)部分(fēn)和组件的電(diàn)压分(fēn)布不平衡，从而导致弱小(xiǎo)的组件击穿甚至导致整个PCB失效。这主要是因為(wèi)以特定阻抗流动的電(diàn)流越大，其两端的電(diàn)压降越大。因此，异常電(diàn)压会损坏组件。為(wèi)了在PCB中正常分(fēn)配電(diàn)压，非常需要保持PCB的阻抗尽可(kě)能(néng)低。因此，在瞬态電(diàn)流的情况下，電(diàn)压降不会有(yǒu)太大影响。

显然，除了使用(yòng)“去耦電(diàn)容”以外，没有(yǒu)其他(tā)方法可(kě)以降低使用(yòng)高功率高频组件的電(diàn)路板的阻抗。 

什么是去耦電(diàn)容器？

去耦電(diàn)容器通常用(yòng)于PCB板的電(diàn)源部分(fēn)。特别是在开关模式電(diàn)源（SMPS）中，由于在降压或升压转换器中使用(yòng)了高速开关，PCB产生的谐振非常大，因此由于PCB板的足够阻抗会产生電(diàn)压尖峰，因此很(hěn)危险。因此，為(wèi)了减小(xiǎo)或限制PCB的阻抗，通常使用(yòng)并联電(diàn)容器的组合来包含或控制PCB的阻抗。 

PCB作為(wèi)電(diàn)容器的示例：

假设我们有(yǒu)一块尺寸為(wèi)3英寸x 2英寸，厚度為(wèi)20密耳的PCB。现在我们知道在PCB中存在電(diàn)源平面和接地平面，并且在两者之间放置了介電(diàn)材料。因此，我们可(kě)以将这种情况与“平行板電(diàn)容器”现象相关联，在该现象中，如果在两个平行导電(diàn)板之间放置辩证法，则電(diàn)容之间将存在電(diàn)容。通常，FR-4 PCB介電(diàn)材料用(yòng)于PCB，介電(diàn)常数為(wèi)4.5。電(diàn)容的公式為(wèi)

哪里

C = PCB電(diàn)容

k = 8.854 x 10 -12  = 0.2249英寸

A =面积

d = PCB厚度或两个铜层（GND和PWR）之间的间距

r = FR-4的介電(diàn)常数

我们有(yǒu)A = 6平方英寸

d = 0.02英寸

r = 4.5

 

这可(kě)以很(hěn)容易地表明，電(diàn)容是如此之小(xiǎo)，将导致在欧姆范围内的大PCB阻抗，因此，在瞬态情况下的電(diàn)压尖峰将很(hěn)明显。SIWAVE是一种仿真工具，可(kě)以检查各种频率范围内的阻抗曲線(xiàn)。频率曲線(xiàn)下方显示了在PCB上实现DCP010505bp芯片的5V電(diàn)源系统的仿真结果。 

使用(yòng)去耦電(diàn)容器限制阻抗  

去耦電(diàn)容器的选择不是很(hěn)困难。每个電(diàn)容器具有(yǒu)非理(lǐ)想因素，分(fēn)别為(wèi)ESR和ESL（有(yǒu)效串联電(diàn)阻）和（有(yǒu)效串联電(diàn)感）。電(diàn)感（ESL）電(diàn)抗会随着频率的增加而增加，但是電(diàn)阻（ESR）与频率无关。还有(yǒu)電(diàn)容器本身的寄生電(diàn)容和電(diàn)阻，当在電(diàn)源電(diàn)路中使用(yòng)时，它们也可(kě)能(néng)改变去耦電(diàn)容器的性能(néng)。

上式是電(diàn)容器的频率相关電(diàn)抗，表明電(diàn)容器的電(diàn)抗与系统频率成反比

由上式可(kě)知，電(diàn)感的電(diàn)抗与電(diàn)路频率成正比

因此，我们可(kě)以描述，包含ESR和ESL的去耦電(diàn)容器的阻抗将首先比随着频率开始增加去耦電(diàn)容器的阻抗减小(xiǎo)而变得非常高。然后在特定频率下它将停止进一步减小(xiǎo)，然后再次开始增大，如下图所示

上图显示了串联谐波频率410MHz，其中选择的電(diàn)容器為(wèi)623pF。虚線(xiàn)示出了目标阻抗，并且虚線(xiàn)上方的波动是不希望的。这是因為(wèi)使用(yòng)了单个去耦電(diàn)容器。当多(duō)个去耦電(diàn)容器并联时，此问题将得到解决。 

当我们并联连接多(duō)个（n个）（去耦電(diàn)容）（具有(yǒu)相同值）时，等效電(diàn)容将增加至nxC。但是，ESR将减小(xiǎo)至R / n，ESL也将减小(xiǎo)至L / n。由于自谐波频率点将保持不变，因此非常需要此结果。

因此可(kě)以说，去耦電(diàn)容器的选择标准是考虑自谐频率点，并且并联的多(duō)个去耦電(diàn)容器可(kě)以大大降低電(diàn)路/ PCB的阻抗。

上图显示了每个96pF并联连接的6个去耦電(diàn)容器。我们还可(kě)以看到所需的阻抗低于目标阻抗。 

确定去耦電(diàn)容器的位置：

板上去耦電(diàn)容器的位置非常重要。有(yǒu)多(duō)种使用(yòng)的技术，其中一些是

1-当放置去耦電(diàn)容器用(yòng)于電(diàn)源时，应尝试将其放置在PCB的底部。如果需要在顶部放置電(diàn)容器，则将它们尽可(kě)能(néng)靠近IC /组件的電(diàn)源引脚放置

2-当并联的去耦電(diàn)容器的值不同时，应将最小(xiǎo)的電(diàn)容器最靠近IC的電(diàn)源引脚放置。

3-如图所示，钽電(diàn)容器或非极性電(diàn)容器应按升序放置在靠近器件引脚的位置。

4-具有(yǒu)多(duō)个電(diàn)源引脚的设备或IC每个電(diàn)源引脚至少需要一个去耦或旁路電(diàn)容器