单端开关与差分(fēn)信号

2020-07-02

如今，当您谈论高速PCB设计时，几乎在您看到的每个地方，产品所需的信号默认都是差分(fēn)信号。但是，差分(fēn)信号并不总是处于产品开发的最前沿。移动数据的原始方法是单端信令。而且，在某些情况下，它今天仍在使用(yòng)。本文(wén)将描述单端和差分(fēn)信号之间的區(qū)别，哪些逻辑系列具有(yǒu)单端信号，哪些逻辑具有(yǒu)差分(fēn)信号，当前数据路径需求，以及即将出现的变化。

单端交换特别地是指由驱动器和传输線(xiàn)组成的数据路径，该传输器在平面上或在一对平面与一个或多(duō)个负载输入之间传播。您可(kě)以决定何时上升或下降沿经过阈值電(diàn)压的任何时候发生逻辑状态变化。

采用(yòng)单端信号传输，如果要精确的时序，上升时间必须非常快。当您通过阈值電(diàn)压时，精确检测逻辑状态变化的能(néng)力取决于上升时间的快慢。

单端信令是发送逻辑信号的最便宜的方法，因為(wèi)它对每个数据路径只需要一根导線(xiàn)和一个信号引脚，所有(yǒu)数据路径共享相同的“接地”平面。

BTL

CMOS

TTL

低压CMOS

预期信用(yòng)损失

GTL

左心室TTL

SSTL

图1描绘了BTL逻辑系列的单端数据路径。当CMOS成為(wèi)首选逻辑系列时，开发了BTL逻辑系列以替代ECL。它用(yòng)于驱动大型数据总線(xiàn)。

图1.单端信号数据路径

对于所有(yǒu)上述逻辑系列，信号在两端以及中间负载处均参考信号所经过的平面。在大多(duō)数情况下，飞机是逻辑接地，但这不是强制性的。注入连接信号路径元件的接地路径的任何噪声都会腐蚀出现在逻辑输入端的逻辑電(diàn)平。影响電(diàn)流電(diàn)平的常见噪声类型是接地结构中发生的DC和AC压降，因為(wèi)電(diàn)流通过该路径流回VDD。当逻辑電(diàn)平从0切换到1并通过IC的電(diàn)源線(xiàn)返回给逻辑線(xiàn)充電(diàn)和放電(diàn)所需的電(diàn)流时，也会产生接地反弹。在大多(duō)数逻辑上，電(diàn)源上的这种噪声是EMI的主要来源。

特别是，发生的事情是，对传输線(xiàn)和逻辑器件的输入的寄生電(diàn)容进行充電(diàn)和放電(diàn)所需的電(diàn)流成為(wèi)Vdd上“纹波”的主要来源，而Vdd和接地反弹。注意：纹波是電(diàn)源Vcc或Vdd轨上出现的電(diàn)压变化。这些变化可(kě)以通过電(diàn)源本身或通过改变导致電(diàn)源電(diàn)压下降的负载電(diàn)流来产生。

前述電(diàn)流瞬变限制了可(kě)用(yòng)于数据总線(xiàn)的实际宽度。图2说明了当逻辑線(xiàn)路从逻辑0切换到逻辑1时，在串联终端的传输線(xiàn)路中发生的電(diàn)流。

图2.串联终端传输線(xiàn)的電(diàn)压和電(diàn)流波形

可(kě)以為(wèi)任何逻辑系列计算图2所示的電(diàn)流。例如，如果逻辑系列為(wèi)3.3V CMOS，则每条線(xiàn)的峰值電(diàn)流约為(wèi)33 mA。如果使用(yòng)这种逻辑形式创建数据总線(xiàn)，则当所有(yǒu)位同时从0转换到1时，总線(xiàn)所需的峰值電(diàn)流為(wèi)总線(xiàn)中位数的33 mA倍。表1列出了几个逻辑系列的峰值電(diàn)流（以安培為(wèi)单位，在各种总線(xiàn)宽度下）。

表1.当所有(yǒu)線(xiàn)路从0变為(wèi)1时，各种宽度数据总線(xiàn)的峰值電(diàn)流

这些電(diàn)流必须由電(diàn)源系统提供。当逻辑線(xiàn)从逻辑0切换到逻辑1时，该電(diàn)流必须流经IC封装引線(xiàn)的電(diàn)感。当逻辑線(xiàn)从逻辑1切换到0时，传输線(xiàn)的寄生電(diàn)容必须通过IC封装的接地引線(xiàn)的電(diàn)感放電(diàn)。这就是两种不想要的噪声，即Vdd和接地反弹和纹波的产生位置。

这些噪声源变得如此之大，以至于不再可(kě)能(néng)制造出具有(yǒu)足够低電(diàn)感的封装以及功率子系统具有(yǒu)足够高品质的電(diàn)容来容纳此类噪声。” “这就是导致使用(yòng)差分(fēn)信号的原因。”

归根结底，单端开关的主要优点是价格便宜。它的使用(yòng)已被差分(fēn)信号取代。我曾经尝试预测单端信令何时会消失，但是仍然可(kě)以在DDR内存中找到，所以我不再做那些猜测了。

差分(fēn)信号

差分(fēn)信号是一个广泛的话题，涉及许多(duō)因素。出于讨论的目的，差分(fēn)信令的主要好处是它具有(yǒu)应付数据路径两端之间大量接地偏移的能(néng)力。注意：术语差分(fēn)信令和串行信令可(kě)互换使用(yòng)。
“使用(yòng)差分(fēn)信号时，您有(yǒu)两条電(diàn)線(xiàn)，它们的信号相等且相反。当两个波形交叉时，数据位发生变化。因此，对于给定的数据速率，差分(fēn)信号的边缘不必像单端那样快。”

最初，反对差分(fēn)信令的情况就是代价。与单端信令相反，在差分(fēn)信令中，每个数据路径需要两条線(xiàn)，两个连接器引脚，两个驱动器和两个接收器。当数据速率相对较低并且信号路径的两端都在同一接地平面上时，就不需要承担更高的差分(fēn)信令成本。当单端数据路径变得非常宽且信号的上升沿和下降沿变得非常快时，所产生的开关噪声将使其难以达到噪声目标。

表2列出了几种类型的差分(fēn)信令协议。所有(yǒu)这些都是為(wèi)了应付上述数据路径两端之间的接地偏移而创建的。

ECL
LVDS
双相TTL时钟树
以太网链接
RS-422
HDMI
PCIExpress
Infinband

表2.几种差分(fēn)信令协议

“通常，我们将并行总線(xiàn)转换為(wèi)串行比特流。最初的PCI总線(xiàn)配置是137个带时钟的单端線(xiàn)。使用(yòng)PCI Express，我可(kě)以用(yòng)两对差分(fēn)来代替，每对都可(kě)以。这带来了三个好处-我不需要超快速的上升时间，電(diàn)源上没有(yǒu)SSN，并且需要更少的電(diàn)線(xiàn)来发送相同数量的数据。”
“使用(yòng)差分(fēn)信号，一方面，您必须获取并行数据流，并将其转换為(wèi)串行（串行器）。另一方面，您必须将数据流从串行传输到并行（解串器）。” “执行此操作所需的逻辑过去非常昂贵。结果，我们仅在遇到严重偏移问题时才使用(yòng)差分(fēn)信令。在当今拥有(yǒu)数十亿个晶體(tǐ)管的逻辑的情况下，串行器和解串器基本上是免费的，我们正在将并行总線(xiàn)转换為(wèi)串行总線(xiàn)。使用(yòng)现代串行链接，我们将时钟嵌入到数据中，因此不再需要将时钟与数据匹配的艰巨任務(wù)。您可(kě)以用(yòng)这些东西构建带宽令人难以置信的系统。”