通过带有(yǒu)参考平面的 PCB 叠层设计进行阻抗管理(lǐ)

2021-06-18

通过带有(yǒu)参考平面的 PCB 叠层设计进行阻抗管理(lǐ)

我的第一个 PCB 遠(yuǎn)非高速数字设备。它只是单层PCB上的放大器電(diàn)路，控制阻抗甚至不是事后的想法。一旦我开始研究需要高采样率的電(diàn)光系统，控制阻抗始终是一个关键的设计问题。電(diàn)路板上的受控阻抗是一个 PCB 布局问题，有(yǒu)一段时间作為(wèi) PCB 设计师，我对处理(lǐ)这个问题感到不太舒服。 

一旦您开始处理(lǐ)高速或高频信号，您会发现走線(xiàn)阻抗以及源和负载处的不匹配会对信号完整性产生重大影响。在射频范围及以上，控制信号遇到的阻抗将确保您的设备按设计运行。有(yǒu)一些简单的设计策略可(kě)以帮助确保您的信号在操作过程中不会失真。

阻抗控制与受控電(diàn)介质

阻抗控制和阻抗管理(lǐ)是两个可(kě)以松散互换的术语，指的是设置 PCB 中信号所见阻抗的不同方法。显然，没有(yǒu)任何制造工艺是完美的，任何从生产線(xiàn)上下来的 PCB 都会在走線(xiàn)阻抗上有(yǒu)一些变化。基本思想是将信号遇到的阻抗设置為(wèi)特定值，理(lǐ)想情况下将任何阻抗不匹配限制為(wèi)小(xiǎo)值。

这可(kě)以通过两种方式完成。首先，简单地选择用(yòng)于形成走線(xiàn)的几何形状、排列和材料会影响它们的阻抗。周围的電(diàn)介质也会影响阻抗。这种情况对应于在具有(yǒu)无限厚度的電(diàn)介质上布線(xiàn)的单个迹線(xiàn)。大多(duō)数简单的阻抗计算器都假设这种情况。显然，这种近似仅在少数特殊情况下有(yǒu)效。

您可(kě)能(néng)会想“等一下，為(wèi)什么基板的介電(diàn)常数会有(yǒu)所不同？” 有(yǒu)许多(duō)的原因。首先，相邻走線(xiàn)之间以及走線(xiàn)与接地层之间的電(diàn)介质形成一个電(diàn)容器，介電(diàn)常数决定了杂散電(diàn)容。

由于走線(xiàn)和基板之间的界面不是完美的反射器，因此電(diàn)场实际上会进入電(diàn)介质并与走線(xiàn)中的场保持耦合。简而言之，信号部分(fēn)地在電(diàn)介质中传播，并没有(yǒu)完全限制在迹線(xiàn)中。

这两个事实都意味着多(duō)层 PCB 中的层堆叠会影响迹線(xiàn)中信号的阻抗。实际上，修改层堆叠允许设计人员调整整體(tǐ)走線(xiàn)阻抗。调整叠层会改变信号所见的有(yǒu)效介電(diàn)常数，从而在许多(duō)应用(yòng)中实现阻抗控制。

PCB 与组件之间的走線(xiàn)

阻抗控制设计

大多(duō)数设计人员可(kě)能(néng)熟悉阻抗控制，其中同时考虑走線(xiàn)布置、尺寸和接地平面布置。承载高速信号的走線(xiàn)应通过实心接地层布線(xiàn)，以便為(wèi)電(diàn)流提供可(kě)靠的返回路径，最大限度地减少环路面积，从而最大限度地减少EMI引起的任何感应電(diàn)流。

由于串联電(diàn)感增加、信号劣化以及与其他(tā)信号的干扰，跨分(fēn)裂平面路由高速信号会导致信号传播延迟。如果您必须在接地层的间隙上布線(xiàn)高速阻抗控制的走線(xiàn)，可(kě)以使用(yòng)拼接電(diàn)容器来提供電(diàn)流返回路径。这也最大限度地减少了环路和任何阻抗不连续性，因為(wèi)迹線(xiàn)穿过接地平面中的间隙。

一些制造商(shāng)提供阻抗计算器，可(kě)以帮助您选择给定走線(xiàn)/接地平面布置所需的正确走線(xiàn)尺寸和所需的阻抗值。或者，如果您的走線(xiàn)尺寸受到限制，您可(kě)以使用(yòng)这些计算器之一来确定 PCB 中源、走線(xiàn)和负载之间的阻抗失配水平。

在多(duō)层板的制造过程中，您的制造商(shāng)可(kě)以通过改变 PCB 走線(xiàn)中的两个横截面尺寸之一来帮助您实现所需的阻抗值。他(tā)们通常会构建一个测试板（称為(wèi)“优惠券”）并修改走線(xiàn)尺寸和布置，以便在某个容差水平（通常為(wèi) +/- 10%）内达到所需的阻抗值。使用(yòng)差分(fēn)对时，走線(xiàn)间距是另一个可(kě)用(yòng)于调整阻抗的参数。

如果设计人员指定必须固定走線(xiàn)的高度，那么他(tā)们将改变宽度，反之亦然，以获得恰到好处的阻抗值。这也让制造商(shāng)有(yǒu)机会调整他(tā)们的流程，并确保您从生产运行中获得更高的产量。

主板上的高密度走線(xiàn)

受控介電(diàn)设计

与阻抗控制设计相比，层叠通常保持不变，受控電(diàn)介质设计通过修改层叠来达到特定的迹線(xiàn)阻抗值。重新(xīn)排列叠层排列、层厚，甚至将電(diàn)介质更换為(wèi)不同的材料，都是设计人员可(kě)以用(yòng)来管理(lǐ)多(duō)层 PCB 中阻抗的措施。

阻抗控制设计一般也使用(yòng)可(kě)控介质板，但反过来不一定如此。修改叠层布置、電(diàn)介质厚度、预浸料厚度和层压板厚度都会改变電(diàn)路板上信号所见的阻抗。对于给定的走線(xiàn)几何形状，修改这些電(diàn)路板参数可(kě)以让您微调電(diàn)路板的阻抗。

确定電(diàn)路板行為(wèi)的最佳方法是使用(yòng) 3D 電(diàn)磁仿真包。不幸的是，很(hěn)多(duō)人没有(yǒu)这个软件，你将不得不求助于使用(yòng)一些基本的阻抗计算器和你的直觉来了解修改電(diàn)路板将如何影响阻抗。

尤其是在处理(lǐ)印刷電(diàn)路板的信号完整性问题或布局问题时，您选择的软件应该能(néng)够跟上过孔、布局、電(diàn)源平面或其他(tā)平面管理(lǐ)和 PCB 堆叠。当您使用(yòng)具有(yǒu)强大设计软件的電(diàn)路板时，管理(lǐ)具有(yǒu)迹線(xiàn)宽度的 PCB 布局将成為(wèi)过去。