電(diàn)路设计串行接口对整體(tǐ)FPGA性能(néng)和功能(néng)的重要性

2020-09-25

在電(diàn)子和高速通信领域，将串行数据转换為(wèi)并行数据的能(néng)力对于整體(tǐ)功能(néng)至关重要。在高速接口的情况下，有(yǒu)一种专门為(wèi)此类任務(wù)设计的设备，称為(wèi)串行器解串器（SerDes）。那么，FPGA中的SerDes可(kě)以提供什么功能(néng)？

SerDes是用(yòng)于高速通信的集成電(diàn)路或设备，可(kě)在任一方向上在串行数据和并行接口之间转换。使用(yòng)SerDes的各种应用(yòng)程序和技术的主要目的是通过最小(xiǎo)化输入/输出引脚和连接的数量来通过差分(fēn)或单線(xiàn)提供数据传输。

在功能(néng)方面，SerDes芯片可(kě)在串行流上使用(yòng)并行数据的两点之间进行传输，从而减少了数据传输所需的数据路径数量。这样减少了所需的连接引脚数量，从而使電(diàn)線(xiàn)和连接器小(xiǎo)而细。此外，发送方处理(lǐ)并行数据到串行数据的转换，而接收方执行相反的功能(néng)。

总之，SerDes芯片将并行数据转换為(wèi)串行数据，以便它可(kě)以通过通常不支持并行数据的介质传输。SerDes在需要保留带宽的情况下会很(hěn)有(yǒu)帮助。

什么是FPGA？

现场可(kě)编程门阵列（FPGA）是一种可(kě)以进行编程和重新(xīn)编程以在任何时间点执行众多(duō)功能(néng)的芯片。

此外，成千上万个称為(wèi)逻辑块的单元组成一个芯片，这些块通过可(kě)编程互连链接。FPGA的電(diàn)路是通过连接几个可(kě)配置的模块构成的，并且具有(yǒu)严格的内部结构。FPGA本质上是ASIC的可(kě)编程版本。

总體(tǐ)而言，FPGA提供了通用(yòng)功能(néng)，可(kě)以根据您的规范进行编程。但是，就像生活中的大多(duō)数事情一样，FPGA的多(duō)功能(néng)性也会产生副作用(yòng)。在这种情况下，这种通用(yòng)性是以价格增加，内部延迟增加和模拟功能(néng)受限為(wèi)代价的。

FPGA的应用(yòng)

以下是電(diàn)子领域中FPGA的一些应用(yòng)：

视频监控

可(kě)编程逻辑器件

马达控制

设备控制器

通信过滤和编码

整个大型硬件系统（互连的FPGA）的仿真

電(diàn)脑

FPGA中的SerDes

使用(yòng)FPGA，数据的传输和接收均使用(yòng)SerDes。FPGA与高速SerDes技术的融合将電(diàn)子领域引入了SerDes增强型FPGA。它们的出现為(wèi)需要多(duō)千兆位数据链路的应用(yòng)（例如，跨PCB（電(diàn)缆或背板）的应用(yòng)）提供了经济高效的ASIC替代品。

由于成本效益和低功耗设备的增加，这种特殊类型的可(kě)编程设备正日益促进设计变更。总體(tǐ)而言，FPGA不断发展，从最初的发展成為(wèi)门控和路由的集合，直至我们现在所看到的-管理(lǐ)从AI到通信的任務(wù)。

与图形处理(lǐ)单元一样，FPGA从一开始就经历了巨大的变化，它利用(yòng)了解决方案空间的更加集中的视角。像大多(duō)数電(diàn)子设备一样，FPGA从单芯片开始。尽管就晶體(tǐ)管而言，它们的尺寸有(yǒu)所增加，但它们的架构基础也在不断发展。

SerDes如何在FPGA中工作？

在有(yǒu)線(xiàn)通信方面，有(yǒu)两种类型：并行和串行。当我们指并行时，我们指的是PCI和LPT等，而当我们指串行通信时，则指的是USB，HDMI或Lightning電(diàn)缆。

典型地，并行通信使用(yòng)更多(duō)的引脚，更少的功率，有(yǒu)限的速度，低带宽，并且总的来说不那么复杂。相反，串行通信使用(yòng)较少的引脚，速度更快，具有(yǒu)更高的带宽，使用(yòng)更多(duō)的功率，更复杂，并且為(wèi)将来和现在做好了准备。

可(kě)以想象，并行通信与串行通信是不同类型应用(yòng)程序的理(lǐ)想选择，两者都有(yǒu)其优点/缺点。使用(yòng)并行传输更多(duō)数据时，您有(yǒu)两个常规选项：选项一是使用(yòng)其他(tā)路径，选项二是提高时钟速度。总而言之，在使用(yòng)并行时尝试增加正在传输的数据存在三个主要问题。

沟通方式续

这些主要问题之一是时钟偏斜。时钟偏斜是在数字電(diàn)路系统（同步）中发生的，其中相同的源时钟信号在不同的时间到达不同的组件。任何两个时钟的读数之间的差异称為(wèi)偏差。随着时钟速度的增加，偏斜的问题更加明显和成问题。

增加传输数据量时需要特别注意的另一个问题是导線(xiàn)長(cháng)度。有(yǒu)两个因素值得关注：首先，导線(xiàn)長(cháng)度至关重要，经验法则是在1ns（1Ghz = 1ns的周期）内单脚传播。其次，由于这个原因，長(cháng)度的物(wù)理(lǐ)性质至关重要，因為(wèi)如果两条線(xiàn)不精确，它将导致数据到达不同的时间。这会导致传输功能(néng)丧失（不可(kě)恢复的数据）。

為(wèi)了提供更多(duō)数量的数据传输而不会产生时钟偏斜，我们使用(yòng)串行传输方法。串行通信利用(yòng)嵌入在数据中的时钟，这意味着发送器将时钟和数据一起编码。接收器分(fēn)别提取时钟和数据。如您所知，我们利用(yòng)时钟对数据进行采样。

FPGA中的串行传输

使用(yòng)串行传输时，有(yǒu)三个重点领域：

时钟编码方案

渠道优化

FPGA的输出和输入阶段

时钟编码方案

时钟编码方案的功能(néng)是保证数据转换。例如，全0的長(cháng)数据需要转换（即，它需要一种编码方案）。编码方案示例包括：

曼彻斯特

HDLC（高级数据链接控制）

8B / 10B（目前最受欢迎）

由于8B / 10B最受欢迎，因此我们将对其进行详细讨论。顾名思义，8B / 10B接收8位数据并将其转换為(wèi)10位数据。尽管这对您的可(kě)用(yòng)带宽造成了25％的损失，但这是一个值得权衡的问题。这里的权衡是，它将保证您的線(xiàn)路的DC（直流）平衡（运行差异）。这种权衡的另一个方面是，它可(kě)以确保接收器上CDR（时钟数据恢复）的转换。

8B / 10B编码方案不仅最受欢迎，而且非常普遍。我们发现它可(kě)用(yòng)于DVI，显示端口，以太网，火線(xiàn)，HDMI，PCIe，SATA和USB。

渠道优化

通道优化是指電(diàn)缆接口本身。在数据传输方面，有(yǒu)两种类型：

单面的

微分(fēn)

所有(yǒu)高速数据都是差分(fēn)的，并且需要一个额外的引脚，但是这样做是值得的。此处的折衷方案可(kě)提高速度并延長(cháng)電(diàn)缆長(cháng)度。此外，在解决频道优化问题时，还需要考虑一些因素。它们包括：

電(diàn)缆施工质量

電(diàn)缆中铜線(xiàn)的電(diàn)阻，電(diàn)容和電(diàn)感

我们通过利用(yòng)ISI（符号间干扰）图（也称為(wèi)视力表）来测量信道质量。

FPGA输出输入级优化

FPGA由对整體(tǐ)功能(néng)至关重要的输出和输入阶段组成。这些阶段负责加重前和加重。预加重是传输前视频或音频信号線(xiàn)（LVDS 0.35V）的短暂过驱动。这样可(kě)以加快转换速度并提高性能(néng)。

注意：LVDS是低压差分(fēn)信号。

串行通讯和FPGA

FPGA是串行通信的理(lǐ)想选择，因為(wèi)它们速度快且内置了SerDes模块。SerDes对FPGA功能(néng)的重要性至关重要。带有(yǒu)内置SerDes模块的FPGA使它们非常适合军事应用(yòng)，网络，高速Tx和Rx以及监视的雷达系统。

与FPGA理(lǐ)想的情况相比，在FPGA中使用(yòng)内置的SerDes可(kě)以提高性能(néng)，功能(néng)并提供更多(duō)的应用(yòng)程序。最后，FPGA中的SerDes还最大程度地减少了输入/输出引脚和连接的数量，同时通过差分(fēn)或单線(xiàn)提供数据传输。