低功耗VLSI中的互连设计

2021-03-05

低功耗VLSI设计的目标是将電(diàn)路块组合為(wèi)集成電(diàn)路，同时保持较低的功耗和延迟时间。

互连的设计应具有(yǒu)优化的功率流，以确保信号通过集成電(diàn)路传输。

尽管有(yǒu)许多(duō)解决方案可(kě)将功耗保持在较低水平，但仍需要设计互连，以平衡功耗，传播延迟和SNR。

VLSI是将CMOS晶體(tǐ)管模块集成到大型集成電(diàn)路中的标准过程，但是CMOS互连并不总是节能(néng)。互连不仅包括跨半导體(tǐ)裸片布置的物(wù)理(lǐ)传输線(xiàn)，而且在设计节能(néng)系统时必须考虑所有(yǒu)的電(diàn)源产生和耗散源。低功耗VLSI中的互连设计旨在降低功耗，同时在系统周围传输信号时保持信号完整性。

為(wèi)什么要担心VLSI中的電(diàn)源？

作為(wèi)扩展晶體(tǐ)管架构和IC中无源组件的一部分(fēn)，功耗已成為(wèi)重要的设计约束，并且需要对整个互连进行优化。低功耗VLSI中互连设计的一个目标是在可(kě)能(néng)的情况下降低功耗，尤其是在高速数字電(diàn)路模块中。功耗成為(wèi)VLSI中主要设计约束的原因有(yǒu)很(hěn)多(duō)：

晶體(tǐ)管数：随着器件规模的增加，晶體(tǐ)管的数量增加，因此每个晶體(tǐ)管的功耗需要降低。特别是对于CMOS器件，需要将CMOS反相器在开关过程中消耗的功率降至最低。

信号摆幅：在切换期间，状态之间的信号摆幅将吸收大功率的瞬时電(diàn)流。这是随着晶體(tǐ)管缩放继续而信号電(diàn)平下降的原因之一。

更快的时钟：更频繁的开关操作会在散发热量到封装之前消散更多(duō)的功率，从而导致较高的芯片温度和器件故障。 

系统電(diàn)源：更多(duō)设备使用(yòng)電(diàn)池供電(diàn)，而不是壁式電(diàn)源，因此需要将总功耗降至最低，以延長(cháng)设备寿命。复杂的PLD和处理(lǐ)器是移动设备和嵌入式系统中功耗的主要驱动因素。

抗噪声能(néng)力：需要将功耗保持在较低水平，但是将功耗过低会使数字信号電(diàn)平达到SNR值接近1的地步。

互连上的IR下降：IC中的所有(yǒu)金属互连都具有(yǒu)一定的DC電(diàn)阻，该電(diàn)阻会耗散传播信号所携带的功率。随着设备的扩展，更小(xiǎo)的互连是首选，但是这些互连会消耗更多(duō)的功率。

这些要点中的许多(duō)都专门涉及低功耗VLSI中的互连设计，而其他(tā)一些则涉及给定IC与较大系统之间的交互。一些简单的设计选择可(kě)以帮助保持互连的功耗和损耗低，同时保持信号完整性，而仿真可(kě)以帮助在原型设计和测试之前进行设计验证。

如何减少VLSI互连中的功耗

VLSI设计和布局中的功耗必须集中在四个领域：電(diàn)路级，系统级，體(tǐ)系结构级和网络级。電(diàn)路级和體(tǐ)系结构级的设计选择可(kě)以在半导體(tǐ)管芯上进行，并提供了两种降低功耗的标准方法。

架构级设计技术

系统架构和路由拓扑是可(kě)以降低功耗的两个广泛领域。可(kě)以通过重新(xīn)设计逻辑或合并電(diàn)路块来简化互连的每个區(qū)域（驱动器，接收器，缓冲器和中继器）中的電(diàn)路，以减少总功耗。

修改总線(xiàn)拓扑是VLSI布局中的另一个區(qū)域，可(kě)以在该區(qū)域中优化體(tǐ)系结构以使其具有(yǒu)低功耗。特别地，总線(xiàn)分(fēn)裂是用(yòng)于减小(xiǎo)互连上的電(diàn)容性负载的一种方法。切换到基于网状网络的总線(xiàn)拓扑是减少布局中互连功耗的另一种方法。

该VLSI布局使用(yòng)線(xiàn)性总線(xiàn)拓扑，但是类似点对点或网状拓扑的替代方法可(kě)能(néng)会降低功耗。

電(diàn)路级设计技术

VLSI互连已经在使用(yòng)中继器和缓冲器来减少传播延迟，但是数字信号的切换仍然功耗低。為(wèi)了减少瞬态信号摆幅期间的功耗，可(kě)以稍微降低電(diàn)源電(diàn)压以减少功耗。也可(kě)以通过使用(yòng)较宽的导線(xiàn)来减小(xiǎo)导線(xiàn)電(diàn)容（这也可(kě)以减少IR压降），一旦電(diàn)源和信号電(diàn)平降低，这将进一步减少开关时间。

低功耗VLSI中互连设计的功耗优化

一旦使用(yòng)電(diàn)路模拟器产生了仿真结果，就需要优化低功耗VLSI互连，以在低電(diàn)压和電(diàn)流水平下运行而不会降低信号质量。最好的電(diàn)路设计工具可(kě)以通过為(wèi)互连中的不同，真实或现象學(xué)電(diàn)路元素运行参数扫描来帮助优化。通过迭代互连设计中的候选参数值，可(kě)以在平衡其他(tā)设计目标（如信号完整性）的同时将功耗降至最低。

参数扫描对于快速连续运行以下计算并得出设计结果很(hěn)有(yǒu)用(yòng)：

在这些分(fēn)析中运行参数扫描还可(kě)以确定功耗，并且可(kě)以检查其他(tā)设计指标以确保正确的系统操作。最好的電(diàn)路设计和仿真软件将使用(yòng)基于SPICE的仿真引擎帮助自动执行这些分(fēn)析。