智能(néng)ADC选择可(kě)以简化和改进设计

2022-05-17

智能(néng)ADC选择可(kě)以简化和改进设计

今天有(yǒu)很(hěn)多(duō)独立和集成的模数转换器可(kě)用(yòng)。哪种ADC最适合您的应用(yòng)？采样率或架构类型有(yǒu)多(duō)重要？如何选择具有(yǒu)成本效益和时间效率的ADC？

转换器统治着嵌入式系统的世界，因為(wèi)它们与现实世界的信号进行通信，从将数据（温度、压力等）转换為(wèi)模拟電(diàn)压/電(diàn)流输出的传感器开始。模数转换器(ADC)将模拟输出转换為(wèi)数字形式，供数字系统读取和处理(lǐ)。

图 1：ADC分(fēn)辨率与量化参数

考虑到品种和价格范围，為(wèi)您的应用(yòng)找到最佳ADC可(kě)能(néng)是一项艰巨的任務(wù)。虽然第一步是寻找速度、分(fēn)辨率和准确度，但在选择ADC之前还有(yǒu)一些参数需要检查。

要找什么

模数转换涉及两个步骤——采样和量化。在ADC内部，开关電(diàn)容器会定期（称為(wèi)采样频率）对输入信号进行快照。这些快照值被四舍五入到最接近的数字表示值。

分(fēn)辨率是这里要考虑的第一个因素。它是指ADC每次转换可(kě)以生成的输出位数，并确定 ADC可(kě)以表示的最小(xiǎo)输入信号。

然后是准确性——输入与所需输出的紧密匹配。第三是采样率或速度，它取决于输入信号的变化速度或输入信号带宽。

图 2：SAR ADC的工作

只有(yǒu)当采样率等于或大于原始信号中最高频率的两倍时，才能(néng)进行完美的重建。这个最低要求的采样率被称為(wèi)奈奎斯特率。虽然这个小(xiǎo)细节听起来无害，但它可(kě)能(néng)会在理(lǐ)论采样和模数转换之间产生重大挑战。这可(kě)以通过对输入信号进行频带限制以满足奈奎斯特速率来避免。

在量化中，重要的是具有(yǒu)非常低的量化误差。即使是理(lǐ)想的ADC也会有(yǒu)一些最小(xiǎo)的噪声。这可(kě)以通过增加ADC的级别数或分(fēn)辨率来实现，例如，8位、10位、12位或24位。

ADC的目标始终是检测极小(xiǎo)范围的信号。因此，例如，可(kě)以仅解析受量化误差限制的信号。在较低的数字中，检测该信号可(kě)能(néng)非常困难，因為(wèi)它都将由相同的数字代码表示。但是当您增加级别的数量时，您可(kě)以检测到更小(xiǎo)的信号。

最小(xiǎo)可(kě)分(fēn)辨信号与最大可(kě)分(fēn)辨信号之比由最大可(kě)实现动态范围定义。通过更高的分(fēn)辨率，您可(kě)以获得更好的动态范围和检测小(xiǎo)信号的能(néng)力。

例如，在2.5V满量程ADC中，即使是95微伏的信号也可(kě)以用(yòng)18位ADC检测到，而12位 ADC只能(néng)检测到大约610微伏的信号。对于某些模拟输入，必须定义极性——单端、单极或差分(fēn)。如果您正在寻找高精度系统并希望确保更少的组件，则应考虑这一点。

图 3：MM 模块数据采集系统

选择正确的架构

每个ADC架构都有(yǒu)自己的优缺点。了解这些将帮助您根据您的要求选择正确的架构类型。一些著名的架构是闪存、逐次逼近 (SAR)、delta-sigma 和流水線(xiàn)。

SAR ADC是主要使用(yòng)的架构，专為(wèi)仪器仪表、工业控制和数据类型的应用(yòng)而设计。其关键特性包括控制转换过程、启动脉冲、复位逻辑和比较器效率的能(néng)力，以及与低功耗、小(xiǎo)芯片面积和成本相比的其他(tā)显着优势。因此，这种架构在8位、10位和12位ADC中得到了很(hěn)好的应用(yòng)。

图 4：离散时间信号delta ADC与连续时间sigma delta ADC

但另一方面是，分(fēn)辨率和比较的数量将显着增加转换优化时间。因此，当分(fēn)辨率参数不是很(hěn)高时，这种架构是可(kě)行的。

另一种架构是sigma delta ADC，用(yòng)于需要更高分(fēn)辨率的高精度应用(yòng)。过采样和噪声整形的概念，其中调制器频率很(hěn)高，噪声内联传播到大带宽。此外，噪声整形用(yòng)于将噪声移出感兴趣的频带，然后可(kě)以通过低通数字滤波将其去除。当需要高分(fēn)辨率并在温度和压力等缓慢移动的输入信号中找到应用(yòng)时，此类ADC非常受欢迎。

保持技术领先

这个领域正在发生许多(duō)有(yǒu)趣的创新(xīn)，这反过来也可(kě)以為(wèi)您的应用(yòng)程序带来很(hěn)多(duō)好处。整合和简化似乎是当今最有(yǒu)效的口头禅。

设计人员正试图在ADC芯片本身上集成放大器和滤波器等单链组件。所有(yǒu)分(fēn)立的实现都已转移到单个IC上，称為(wèi)微模块。这有(yǒu)助于显着减少電(diàn)路板空间。

连续时间Σ-Δ ADC是另一个值得关注的新(xīn)发展，因為(wèi)这种架构方法提供了固有(yǒu)抗混叠和電(diàn)阻输入的主要优势。

在传统信号链中，需要高带宽驱动器来驱动开关電(diàn)容输入和低通滤波器，以确保满足奈奎斯特并且没有(yǒu)混叠。此外，还需要一个参考缓冲器来驱动开关電(diàn)容参考输入。这增加了组件并增加了材料清单。

图 5：简化的ADC设计

连续时间 sigma delta ADC具有(yǒu)電(diàn)阻输入，采样部分(fēn)在更晚的阶段引入，以保持整个环路连续。这消除了对高带宽驱动程序的要求，该驱动程序已经用(yòng)于解决示例问题。这种连续循环的另一个好处是自动引入的任何别名都会被拒绝。因此，从信号链中完全消除了对高带宽驱动器和低通滤波器的要求，从而减少了组件数量，简化了设计，并使物(wù)料清单管理(lǐ)变得简单。

建议设计人员使用(yòng)制造商(shāng)的选择指南以及一些架构类型的基础知识。设计人员可(kě)以使用(yòng)工具、设备和设计辅助工具来支持选择过程。不要忽视输入、输出信号并查阅数据表或应用(yòng)说明（如果有(yǒu)）。随着ADC技术的改进，它将引领高效電(diàn)子设备的发展。