PCB设计線(xiàn)電(diàn)感和宽度

2020-07-04

并非所有(yǒu)设计规则都适用(yòng)于每种情况，并且经常在没有(yǒu)上下文(wén)的情况下进行交流。调整迹線(xiàn)大小(xiǎo)的一个特殊规则是，在可(kě)能(néng)的情况下始终选择较宽的迹線(xiàn)。与我见过的许多(duō)经验法则不同，此特定的跟踪法则具有(yǒu)一定的优点。但是，当您需要控制走線(xiàn)阻抗并同时减少振铃时，则需要仔细控制走線(xiàn)宽度，以确保传输線(xiàn)在特定公差范围内具有(yǒu)所需的阻抗。让我们看一下调整迹線(xiàn)大小(xiǎo)的基本公式，以及如何将阻抗保持在公差范围内。

IPC 2142公式仅在特定的阻抗范围内非常精确。您应该使用(yòng)更准确的Hartley方程来确定微带走線(xiàn)的阻抗：

 

微带走線(xiàn)的几何形状，微带阻抗的Hartley方程以及微带走線(xiàn)的有(yǒu)效介電(diàn)常数

已经為(wèi)对称带状線(xiàn)，嵌入式微带線(xiàn)，共面波导和偏移/非对称带状線(xiàn)开发了类似的方程式。现在，我将讨论限制在微带上，但是您可(kě)以按照此处概述的其他(tā)迹線(xiàn)几何形状进行操作。

 

现在，我将使用(yòng)上面的公式确定正确的w值，该w值可(kě)為(wèi)指定的走線(xiàn)阻抗值提供最小(xiǎo)的单位長(cháng)度走線(xiàn)電(diàn)感。最小(xiǎo)化每单位長(cháng)度電(diàn)感的需求非常重要，因為(wèi)任何瞬态振铃信号的阻尼常数（请注意，此处我们不讨论反射）与PCB走線(xiàn)電(diàn)感成反比。 

控制PCB走線(xiàn)電(diàn)感和阻抗

如果看上面的方程，您会发现在调整走線(xiàn)和PCB走線(xiàn)電(diàn)感的尺寸时要考虑三个重要的几何参数。在实际的木(mù)板中，您将对h的值有(yǒu)一些限制，这将取决于木(mù)板和层的厚度。您还将受到走線(xiàn)厚度的限制，走線(xiàn)厚度与您用(yòng)于電(diàn)路板的铜重量成正比。这意味着您可(kě)以在优化问题中使用(yòng)上述方程式，同时将板中的层厚度和铜重量作為(wèi)约束条件。

在此，对于给定值（t / h），基板介電(diàn)常数和所需阻抗值，要确定的重要参数是（w / h）。这些值的对数是无限的，可(kě)以解决特征阻抗方程式。如果要為(wèi)瞬态振铃提供最大程度的阻尼，则需要确定（w / h）值，以最小(xiǎo)化每单位長(cháng)度的電(diàn)感。对于给定（t / h）值，基板介電(diàn)常数和所需阻抗值，有(yǒu)效介電(diàn)常数最小(xiǎo)化的问题可(kě)以重新(xīn)定义。每单位長(cháng)度的電(diàn)感，每单位長(cháng)度的電(diàn)容，基板介電(diàn)常数和阻抗的相关关系如下：

根据阻抗和信号速度跟踪每单位長(cháng)度的電(diàn)感和電(diàn)容

您当然可(kě)以尝试以图形方式或通过连续的手动计算来执行此操作。如果您尝试通过计算导数的临界点来执行此操作，则最终将得到一系列先验方程（一个分(fēn)段且一个连续！）的乘积，必须对（t / h）和Dk的各种值进行数值求解。尽管从原理(lǐ)上讲这是一个可(kě)解决的问题，但是由于有(yǒu)效介電(diàn)常数的非線(xiàn)性分(fēn)段性质以及存在三个相关的几何参数这一事实，这显然是棘手的。

解决此类问题的最佳选择是使用(yòng)迭代优化算法来确定（w / h）和（t / h）的值，以最小(xiǎo)化每单位長(cháng)度的PCB走線(xiàn)電(diàn)感。可(kě)以使用(yòng)梯度下降算法，进化算法，Kuhn-Tucker方法或其他(tā)非線(xiàn)性优化算法轻松解决此类问题。这使您可(kě)以定义（w / h）值的实际上限和下限。您还可(kě)以设置（t / h）值的限制，并根据需要将此比率用(yòng)作优化变量。

幸运的是，这个问题很(hěn)简单，可(kě)以使用(yòng)Excel中的求解器工具解决。我创建了一个简单的電(diàn)子表格，用(yòng)于解决以下使用(yòng)Hartley方程和電(diàn)感方程的最小(xiǎo)化问题。在以下等式中，a和b是分(fēn)别定义（w / h）和（t / h）的实际最大值的常数；这些可(kě)以由设计师选择：

确定给定阻抗，走線(xiàn)厚度和与地平面距离的最大走線(xiàn)宽度的优化问题

在此，目标是确定在保持走線(xiàn)阻抗恒定的同时最小(xiǎo)化L（如上定义）的（w / h）和（t / h）值。如果愿意，可(kě)以从铜的重量中设置一个特定的t值，设计人员可(kě)以為(wèi)给定的t值（层厚）选择h的值。

示例1：改变铜的重量和层厚度

在第一个示例中，我将允许铜的重量和层厚（即，比率（t / h）的值）為(wèi)优化变量。基板介電(diàn)常数為(wèi)Dk =4。对于上面列出的限制，我选择了a = 5和b =2。对于我的结果，我发现（w / h）= 1.572332 时，最小(xiǎo)電(diàn)感為(wèi)290 nH /米。（t / h）＝ 1.213156。

示例1的优化结果

在解释结果时，很(hěn)明显，如果不改变走線(xiàn)阻抗，就不能(néng)永遠(yuǎn)增加走線(xiàn)宽度。显然有(yǒu)一些优化传输線(xiàn)的最佳走線(xiàn)宽度。设计人员还有(yǒu)一个需要选择的剩余参数：层厚h。一旦设计者选择了该值，就可(kě)以根据上面列出的计算比率轻松确定w和t的值。

范例2：1 oz / sq。英尺的铜重量，四层板

此示例显示了更实际的情况。我已经对1 oz / sq的電(diàn)路板运行了上述优化问题。英尺的铜重量（走線(xiàn)厚度t = 0.035毫米）和具有(yǒu)相等尺寸的标准4层板（h = 0.393毫米），且实际介電(diàn)常数Dk =4。因為(wèi)我选择了t和h的值，所以比率（t / h）不再是优化变量，因為(wèi)（t / h）= 0.089172。对于（w / h）的约束，我选择a =5。对于我的结果，我发现当（w / h）= 1.92445 时，最小(xiǎo)電(diàn)感為(wèi)292 nH /米。由于我的层厚度為(wèi)0.393毫米，因此该特定電(diàn)感值所需的走線(xiàn)宽度為(wèi)w = 0.7563毫米（〜30密耳）。

示例2的优化结果

就像进行完整性检查一样，我们可(kě)以快速计算使用(yòng)此方法确定的走線(xiàn)的总電(diàn)感，并将其与典型值进行比较。〜1 in。迹線(xiàn)的電(diàn)感通常為(wèi)5至10 nH。对于我使用(yòng)该模型设计的优化走線(xiàn)，長(cháng)度為(wèi)1英寸的总電(diàn)感為(wèi)7.4168 nH，这在小(xiǎo)PCB走線(xiàn)的正常测量范围内。此外，如果您查看IPC 2152诺模图，则可(kě)以立即使用(yòng)这些结果来确定该轨迹中给定電(diàn)流的温升。

Excel中的内置进化优化算法需要花(huā)费大量时间才能(néng)收敛，尽管与内置GRG非線(xiàn)性算法相比，它会提供更准确的结果。可(kě)以轻松地将此方法用(yòng)于其他(tā)迹線(xiàn)几何形状并获得相似的结果