CMOS技术中集成電(diàn)路的ESD保护设计

2020-10-27

ESD是静态释放的電(diàn)荷（静電(diàn)）。这主要是由停留在特定表面或环境空气中的電(diàn)子失衡造成的。由電(diàn)子的缺乏或过剩引起的電(diàn)子不平衡会导致電(diàn)场，该電(diàn)场能(néng)够遠(yuǎn)距离影响其他(tā)物(wù)體(tǐ)。

ESD也指的是当两个带相反電(diàn)荷的物(wù)體(tǐ)相互接触时发生的情况。如果这两个物(wù)體(tǐ)距离足够近，则会释放電(diàn)压，产生電(diàn)压尖峰，并产生電(diàn)磁场。

我们会定期观察ESD的影响。研究发现，一个典型的人體(tǐ)在一个8小(xiǎo)时的工作日内可(kě)以积累500至2500伏的電(diàn)荷（称為(wèi)“静電(diàn)势”）。但是，在25伏左右会损坏電(diàn)子部件。

静電(diàn)防护的重要性

ESD故障是集成電(diàn)路（IC）和其他(tā)電(diàn)子系统最具挑战性的可(kě)靠性问题之一。实际上，行业统计数据表明，超过30％的IC故障是由ESD或電(diàn)过载（EOS）事件引起的，每年给行业造成数十亿美元的损失。

但是，知道存在问题和解决该问题并不是相互排斥的。此外，当前的解决方案不是万能(néng)的解决方案。尽管这些EMI（電(diàn)磁干扰）确实可(kě)能(néng)给電(diàn)子系统带来同等程度的危险，但是它们的攻击方法并不统一。

了解如何防止EOS事件可(kě)以节省时间和金钱

众所周知，所有(yǒu)IC和其他(tā)電(diàn)子产品都需要ESD保护。但是，并非每种预防措施对于遇到的每种ESD模型都同样有(yǒu)效。在接下来的几段中，我将进一步阐述它们所构成的不同模型和保护问题。正如我之前所避免的，这也将进一步说明，不保证一种尺寸适合所有(yǒu)方法。

ESD应力模型的类型

ESD可(kě)能(néng)在各种情况下发生。為(wèi)了更好地解决这些问题，已将这些ESD应力模型分(fēn)為(wèi)三种特定类型或模型。ESD应力模型的三种类型是人體(tǐ)模型（HBM），机器模型（MM）和充電(diàn)设备模型（CDM）。

这三个基本模型在行业中用(yòng)于测量IC的ESD保护水平，并评估ESD应力在不同情况下的影响。

人體(tǐ)模型

顾名思义，HBM表示由ESD现象引起的ESD应力，该现象在带静電(diàn)的人體(tǐ)接触芯片并形成放電(diàn)路径时发生。 

机器型号

MM表示ESD应力，该现象是由带電(diàn)的带電(diàn)荷的机器或工具与芯片接触并在生产線(xiàn)上形成向地面的放電(diàn)路径时发生的现象引起的。

充電(diàn)设备型号

CDM是一种在制造，生产或运输过程中对IC（集成芯片）充電(diàn)的方案。此外，在IC与任何导體(tǐ)或地線(xiàn)接触后，電(diàn)荷在IC内部和外部之间发生转移。

CMOS技术中的ESD保护设计

CMOS技术中的集成電(diàn)路需要静電(diàn)放電(diàn)（ESD）保护设计。CMOS技术中的ESD保护器件的选择包括二极管，MOSFET和可(kě)控硅整流器（SCR）。

但是，这些ESD保护设备具有(yǒu)一些不良的副作用(yòng)。简而言之，由于寄生電(diàn)容，它们会在高频输入/输出（I / O）焊盘上造成信号损耗。因此，為(wèi)了使这些ESD保护電(diàn)路对高频性能(néng)的影响最小(xiǎo)，必须仔细设计I / O焊盘上的ESD保护電(diàn)路。

一旦能(néng)够减小(xiǎo)寄生電(diàn)容，就可(kě)以轻松地将ESD保护電(diàn)路与高频電(diàn)路组合或共同设计。随着高频電(diàn)路工作频率的提高，针对高频应用(yòng)的片上ESD保护设计将持续成為(wèi)重要的设计因素。

CDM ESD保护设计挑战

近年来，随着自动机械和设备在生产線(xiàn)上的广泛使用(yòng)，CDM已被证明是所有(yǒu)ESD应力模型中最具破坏性的放電(diàn)机制。就ESD保护设计而言，CDM已逐渐成為(wèi)最重要的问题。

创建ESD安全环境将有(yǒu)助于提高测试的可(kě)靠性 

CDM的最重要特征之一是低阻抗放電(diàn)路径，这导致了极快的電(diàn)荷转移。这个特殊的属性使CDM成為(wèi)CMOS技术中ESD保护的设计考虑因素。这就是為(wèi)什么在CDM放電(diàn)期间，上升时间非常短（通常為(wèi)0.25-0.75ns）的原因，这需要较短的CDM ESD保护设计触发时间。

另外，随着芯片集成技术的改进和新(xīn)封装技术的发展，芯片的等效寄生電(diàn)容增加。因此，导致芯片所携带的電(diàn)荷量增加，并且这需要CDM ESD保护设计的保护能(néng)力得到提高。

总之，不能(néng)夸大CMOS技术中IC的ESD保护设计的重要性。随着IC在应用(yòng)和功能(néng)方面的不断发展和功能(néng)的不断发展，很(hěn)明显，ESD保护设计也必须发展。