PCB電(diàn)路设计公差建模的重要性

2020-03-23

正如大自然需要容忍度以保持精致的生态系统平衡一样，PCB電(diàn)路设计师也要设计并做出准确的设计决策。众所周知，如果要使设计达到较好性能(néng)和功能(néng)，就必须理(lǐ)解并设定限制。

此外，每个设计，无论其复杂性如何，在实际构建时都需要相同的东西：组件。因此，了解设计的基本组成部分(fēn)（组件）的公差的重要性至关重要。反过来，这意味着组件公差建模对于你的整體(tǐ)PCB電(diàn)路设计同样重要。

什么是元件公差？

关于组件的公差定义是為(wèi)实现适当功能(néng)而对任何指定值可(kě)接受的变體(tǐ)。它还等于组件参数下限和上限尺寸之间的差异。组件公差建模是任何建模或仿真过程（例如可(kě)靠性测试）的重要组成部分(fēn)，在该过程中，PCB電(diàn)路设计人员或制造商(shāng)正在尝试确保電(diàn)路板组件能(néng)够承受并成功发挥其预期作用(yòng)。

总體(tǐ)而言，任何由机械零件或電(diàn)子元件制成的产品在PCB電(diàn)路设计时都考虑了特定功能(néng)。这些组件都经过组装过程，结果是功能(néng)正常的产品。

无论零件是物(wù)理(lǐ)移动还是通过信号传输使用(yòng)，每个组件之间都有(yǒu)关系。性能(néng)水平以及功能(néng)本身取决于这些组件的协调运行情况。因此，了解每个组件的限制对于产品的整體(tǐ)功能(néng)和设计至关重要。

什么是组件公差建模？

如你所知，单个组件的公差会对整个電(diàn)路的性能(néng)产生严重影响。因此，量化各个组件与输出性能(néng)测量直接相关的需求和能(néng)力对于设计和组装过程至关重要。

询问任何工程师，他(tā)们将证明公差在决定产品的整體(tǐ)质量中起着至关重要的作用(yòng)。通常，公差越精确，设计、组装过程的产品就越精确。

这就是為(wèi)什么零件公差建模是PCB電(diàn)路设计和制造过程的基本部分(fēn)的原因。

為(wèi)什么宽容如此重要？

当我还是个小(xiǎo)男孩的时候，祖母给了我一些很(hěn)好的建议，“请小(xiǎo)心烧毁桥梁”。随着年龄的增長(cháng)，我通过哥(gē)哥(gē)姐姐拒绝坚持指导的方式，深刻地看到了她指导的真正含义。好吧，如果你从事制造业務(wù)，那么容忍度是PCB電(diàn)路设计和制造之间不可(kě)分(fēn)割的桥梁。

每个制造商(shāng)都希望保持其产品的高质量水平。但是，有(yǒu)时这些水平对于制造商(shāng)来说价格不菲。特别是当制造商(shāng)正在努力实现零公差时。因此，公差分(fēn)析（建模）如此重要的主要原因之一是因為(wèi)它有(yǒu)助于在不牺牲质量的情况下降低制造成本。

例如，如果你使用(yòng)的是基于卫星的Internet，则在浏览Web时1/2秒(miǎo)延迟的容差是完全可(kě)以接受的。但是，如果你尝试在線(xiàn)进行Madden 20比赛，那么同样的容忍度将是无法接受的。总而言之，（游戏中）延迟和延迟会阻止你玩游戏。

根据经验，公差要求的精度越高，生产该产品的成本就越高。因此，组件公差建模使制造商(shāng)能(néng)够在其生产中实现较好性能(néng)和经济可(kě)行性之间的平衡。找出你的零件公差是快速生产的必要条件。

公差叠加

宽容是生活中不可(kě)避免的事实，你无法避免。在制造过程中，有(yǒu)必要将材料分(fēn)為(wèi)两组：零部件和子装配體(tǐ)。无论最终产品如何，这些组件都需要相互交互才能(néng)实现所需的功能(néng)。las，一旦你将零件分(fēn)开以适应组装要求，这些材料如何组装以建立最终产品的整體(tǐ)特性和功能(néng)至关重要。

顺便说一句，这是主要问题的开始。因為(wèi)一旦组装完成，这些组件中的每一个都会带来自己的公差极限。这种可(kě)变性通常是指所谓的公差叠加。总之，公差叠加是添加不同公差的叠加效果。可(kě)以想象，如果不正确解决和管理(lǐ)公差公差累积，则会导致功能(néng)和制造方面的不利问题。

通常，公差堆栈用(yòng)于通过估计指定尺寸和公差所允许的累积变化的影响来描述问题解决过程。通常，这些尺寸和公差是在PCB電(diàn)路设计或计划中定义的。

组件公差建模的类型

进行公差分(fēn)析时，有(yǒu)两种根本不同的分(fēn)析工具可(kě)用(yòng)于预测堆积变化。它们是统计差异分(fēn)析和最坏情况下的公差分(fēn)析。

关于统计分(fēn)析模型，它利用(yòng)统计原理(lǐ)来在不牺牲质量的情况下放宽组件的公差。每个组件的变化都被建模為(wèi)统计分(fēn)布，并且对这些分(fēn)布求和以预测度量或结果的交付。因此，统计变化分(fēn)析预测的是描述装配变化的分(fēn)布，而不是描述该变化的极值。该分(fēn)析模型允许PCB電(diàn)路设计人员以任何质量级别进行设计，而不仅仅是100％，从而提高了PCB電(diàn)路设计灵活性。

就最坏情况下的公差分(fēn)析模型而言，它使用(yòng)传统类型的公差叠加计算。它采用(yòng)各个变量并将它们置于其公差极限以使测量尽可(kě)能(néng)大或尽可(kě)能(néng)小(xiǎo)。最坏情况下的公差分(fēn)析模型不考虑各个变量的传递，而是考虑这些变化不超过其各自的指定限制。最坏情况下的容差模型还会预测测量的预期变化。因此，在按照最坏情况下的公差要求进行设计时，它可(kě)以保证100％的组件都能(néng)正常工作和组装，而不管实际的组件变化如何。

注意：主要缺点是，最坏情况的分(fēn)析模型通常需要非常严格的单个组件公差。因此，明显的结果是昂贵的制造和检查过程或高废品率。批量印刷電(diàn)路板意味着尽可(kě)能(néng)减少出错的机会。

零件公差建模是PCB電(diàn)路设计和制造过程的关键部分(fēn)。了解设计中使用(yòng)的组件的限制至关重要。总體(tǐ)特征，性能(néng)和功能(néng)取决于在其限制范围内运行的每个组件。

上海韬放電(diàn)子提供专业的PCB電(diàn)路设计服務(wù)，如果您有(yǒu)这方面的需求，请联系我们。