電(diàn)路设计PDN管理(lǐ)阻抗

2020-04-23

PDN阻抗是高速PCB中的关键概念之一，但许多(duō)電(diàn)路设计人员将其保留為(wèi)事后考虑。对于以5 V或3.3 V运行的组件，如果在关键组件上使用(yòng)相邻的平面层和几个去耦/旁路電(diàn)容器，通常会很(hěn)好。对于以快速边沿速率运行的设计，以及在PDN中吸收大電(diàn)流时，您需要仔细设计PDN以抑制大的瞬变。

什么是PDN阻抗管理(lǐ)？

目标PDN阻抗為(wèi)整个PDN中的峰值阻抗值设置了上限。实际的PDN阻抗将决定電(diàn)源总線(xiàn)上任何瞬态纹波波形的幅度，这将转化為(wèi)高速IC的输出信号上的抖动。当IC切换时，它将从電(diàn)源汲取一些電(diàn)流，该電(diàn)流将作為(wèi)脉冲波形传播通过PDN。PDN中的寄生電(diàn)容和任何電(diàn)容器都会提供一定的電(diàn)抗，从而在PDN中产生瞬态响应。PDN阻抗管理(lǐ)的目标是使任何瞬态波形都尽可(kě)能(néng)小(xiǎo)。

PDN上任何瞬态纹波波形的大小(xiǎo)都是PDN阻抗和IC切换时汲取的瞬态電(diàn)流的函数。由于阻抗是频率的函数，因此需要确保整个相关信号带宽内的整个阻抗曲線(xiàn)都低于某个目标值。两者之间的关系源自欧姆定律

计算您的PDN阻抗目标

目标PDN阻抗会在整个信号带宽内设置峰值阻抗值的上限。由于组件的電(diàn)源電(diàn)压随时间下降，因此允许的電(diàn)源電(diàn)压纹波值也随之降低。这些纹波值通常以百分(fēn)比形式指定，您需要将该纹波百分(fēn)比转换為(wèi)阻抗目标。可(kě)以使用(yòng)以下公式计算：

 

目标PDN阻抗方程式

注意，在上式中，波纹百分(fēn)比表示為(wèi)峰峰值，而不是波纹幅度。这是因為(wèi)纹波不是纯粹的正弦波，因此就振幅而言写纹波没有(yǒu)多(duō)大意义。上式的一种形式使用(yòng)纹波幅度（假设正弦纹波波形），并且分(fēn)母中放置了50％的因数。注意，用(yòng)两个方程式计算的目标阻抗值相等。

例如，假设我们使用(yòng)的電(diàn)源電(diàn)压為(wèi)3.3 V，允许的纹波為(wèi)2％（峰峰值）。如果集成電(diàn)路在开关期间可(kě)吸收的最大峰值電(diàn)流為(wèi)0.5 A，则目标阻抗為(wèi)132 mOhm。注意，这是一个数量级；PDN可(kě)以具有(yǒu)電(diàn)阻性和電(diàn)抗性分(fēn)量，这些分(fēn)量将共同确定任何纹波波形的幅度。

当您在PDN上的多(duō)个设备同时切换的情况下工作时，您需要考虑在任何给定时刻可(kě)以汲取的总電(diàn)流。由于在任何时刻汲取的总電(diàn)流都将大于单个IC汲取的電(diàn)流，因此这会将目标PDN阻抗推至更低的水平。

在電(diàn)路仿真中检查的PDN元素

電(diàn)路仿真是开始检查和管理(lǐ)PDN阻抗的第一个地方。由于阻抗随频率变化，因此管理(lǐ)PDN阻抗的目标是计算从DC到非常高的频率的阻抗谱。PDN阻抗应覆盖组件的相关信号带宽。这需要在電(diàn)路仿真中考虑以下几点：

電(diàn)容器自谐振：由于其等效串联電(diàn)阻（ESR）和等效串联電(diàn)感（ESL），任何组件上的去耦/旁路電(diàn)容器都具有(yǒu)一定的自谐振频率。您可(kě)以通过查看数据表从所需的電(diàn)容器中获得典型值。您的数据表通常还会显示自谐振频率。

平面间電(diàn)容：您的電(diàn)路板叠层将确定PDN中電(diàn)源层和接地层之间的電(diàn)容。尽管有(yǒu)必要确保高速PCB中的PDN具有(yǒu)足够的去耦，但这是一种寄生效应。通过利用(yòng)堆叠中的自然電(diàn)容，可(kě)以减少对分(fēn)立去耦/旁路電(diàn)容器的依赖。典型值為(wèi)〜0.5 pF / sq。mm為(wèi)标准厚度的6层PCB。

重要的是要了解電(diàn)路仿真不会告诉您某些事情。尽管应始终包括電(diàn)容器（ESR和ESL）中的寄生效应，但您不能(néng)直接考虑平面间電(diàn)容或其他(tā)寄生效应。取而代之的是，您需要在原理(lǐ)图中将任何寄生效应都视為(wèi)等效電(diàn)路元件。这需要通过電(diàn)感和平面环路電(diàn)感估算平面電(diàn)容。