您的混合PCB叠层有(yǒu)多(duō)可(kě)靠？

2022-05-11

您的混合PCB叠层有(yǒu)多(duō)可(kě)靠？

PCB叠层通常包含可(kě)能(néng)造成可(kě)靠性问题的稍微不同的材料。混合 PCB是PCB叠层将包括不同材料的一种情况，通常是标准 FR4 层压板和用(yòng)于射频PCB的PTFE层压板。

在进行了一些挖掘之后，我决定写这篇文(wén)章，并讨论在使用(yòng)不同材料设计高质量PCB叠层时所面临的一些可(kě)靠性挑战。想要在设计混合叠层时带头选择材料的设计人员应该考虑这些影响可(kě)靠性的因素。与任何PCB叠层一样，请确保您的制造商(shāng)及早参与制造过程，以确保在生产过程中不会出现可(kě)靠性问题。

混合PCB叠层的风险

如果您不熟悉混合PCB堆叠的基础知识，包括此类层堆叠结构在信号完整性方面可(kě)能(néng)提供的好处，链接文(wén)章中详细介绍了使用(yòng)混合叠层进行RF PCB布局规划所涉及的基本思想。我们经常关注射频系统的混合PCB叠层，但它们确实可(kě)以用(yòng)于任何低损耗层提供一些好处的系统，包括高速数字系统。

考虑到这一点，在某些工艺中使用(yòng)混合PCB叠层的一些特性会产生潜在风险。需要注意的一些特征包括：

由于厚度差异，叠层可(kě)能(néng)略微不对称

PTFE 材料的孔壁制备与FR4材料的孔壁制备不同

不同的层压板可(kě)能(néng)有(yǒu)不同的CTE值，特别是当我们比较PTFE和FR4材料时

由于材料的机械强度不同，所需的钻孔速度会有(yǒu)所不同

看看下面的示例叠加。这是我喜欢在高频PCB设计课程中展示的混合堆叠示例之一。

混合 PCB叠层示例。

这是该设计最好用(yòng)于仅在一层上支持RF路由的一个实例。此外，内层是 Iteq 层压板，底层厚度与顶层厚度匹配，因此叠层是对称的。与标准6层PCB堆叠的唯一其他(tā)偏差是在L2/L3和L4/L5之间使用(yòng)堆叠電(diàn)介质而不是核心。这是因為(wèi)RO4835材料是核心材料。

其他(tā)混合PCB叠层可(kě)能(néng)无法实现相同的对称类型的叠层，但无论如何您都应该以此為(wèi)目标。在上述叠层和其他(tā)混合PCB叠层中，我们存在以下一些可(kě)靠性风险：

孔壁電(diàn)镀一致性

用(yòng)于混合PCB叠层的PTFE层将在電(diàn)镀前使用(yòng)等离子蚀刻去除钻孔。该工艺可(kě)以在FR4材料上具有(yǒu)更高的蚀刻速率，这可(kě)能(néng)会产生不平整的表面。孔壁将需要更大的镀层厚度来补偿。在较大的通孔中允许高达 2 倍的镀层厚度是合适的，以确保沿孔壁进行一致的镀铜。

孔壁镀层不足可(kě)能(néng)是混合PCB叠层中不希望出现的缺陷。

分(fēn)层

造成分(fēn)层风险的主要因素不是层间粘合强度，而是CTE值。CTE差异导致一种材料比另一种材料膨胀得更快，在板被加热到高温时在层之间产生。在极端偏移期间（即热冲击或反复极端循环），叠层中可(kě)能(néng)会发生一些分(fēn)层。

变形和翘曲

根据Isola的说法，制造包含PTFE的混合PCB叠层的最大挑战是热循环（回流和/或加压）期间的永久变形，即使这不会导致分(fēn)层。这是与FR4材料相比，PTFE的CTE值较高的另一个副作用(yòng)（z 轴差异约為(wèi) 2 倍）。由于制造过程中的工艺温度可(kě)能(néng)达到250摄氏度，FR4 部分(fēn)将在PTFE部分(fēn)之前升至其 Tg 值以上，但PTFE材料层仍会表现出显着的體(tǐ)积偏移，可(kě)能(néng)导致永久变形。

尽早与您的制造商(shāng)合作

对于不同的材料对，这些因素的突出程度可(kě)能(néng)会有(yǒu)所不同，随着越来越多(duō)的设备开始将低损耗材料与标准 FR4 材料结合起来，这仍然是一个开放的研究领域。与许多(duō)超越简单 FR4 叠层的设计一样，尽早与制造厂合作有(yǒu)助于确保成功。如果您计划使用(yòng)混合 PCB叠层，您应该确保您的制造商(shāng)过去有(yǒu)处理(lǐ)这些设计的经验。尽早联系他(tā)们以评估他(tā)们的经验并获得他(tā)们的建议是确保他(tā)们知道如何应对这些可(kě)靠性挑战的最佳途径。

我与制造商(shāng)合作设计混合叠层的策略是从我以前使用(yòng)过的材料开始。我通常使用(yòng) Rogers 材料进行此操作，但您可(kě)以与其他(tā)人一起使用(yòng)。然后，我将向工厂发送建议的叠层，看看他(tā)们是否能(néng)达到我的目标层布置。然后，他(tā)们将发回他(tā)们可(kě)以在所需的层数和包含所需混合结构的介電(diàn)/阻抗数据下执行的结构。从那里，我可(kě)以创建布局和布線(xiàn)设计所需的阻抗设计规则。