降低 EMI 的最佳 PCB设计指南

2021-08-26

降低 EMI 的最佳 PCB设计指南

電(diàn)磁干扰的成分(fēn)

我们从物(wù)理(lǐ)學(xué)中知道，自然界有(yǒu)四种基本力。它们是强核力（结合中子和质子）、弱核力（允许放射性衰变）、重力（赋予物(wù)體(tǐ)重量或拉向更大的吸引物(wù)體(tǐ)）和電(diàn)磁力（这是磁引力）带電(diàn)粒子之间）。在许多(duō)情况下，这种具有(yǒu)電(diàn)和磁特性的吸引力是有(yǒu)利的。例如，磁性元件用(yòng)于促进電(diàn)机中转子周围的定子运动。然而，在其他(tā)情况下，这种自然产生的力可(kě)能(néng)会对所需的電(diàn)路操作造成严重问题。

所有(yǒu)電(diàn)子電(diàn)路板都旨在允许甚至加强電(diàn)子流以实现某些性能(néng)目标。这个动作——電(diàn)流通过闭合路径——产生一个向外投射并垂直于電(diàn)流流动的磁场。当该场内有(yǒu)附近的電(diàn)子元件或信号路径时，就会发生電(diàn)磁干扰(EMI)。对于许多(duō) PCBA设计，尤其是高速電(diàn)路板，控制 EMI 量是必须充分(fēn)管理(lǐ)的首要考虑因素。对于带有(yǒu)散热器分(fēn)类组件的電(diàn)路板，常见的方法是实施EMI 滤波器设计. 尽管滤波器是有(yǒu)效的，但作為(wèi)電(diàn)路板设计师，了解用(yòng)于降低 EMI 的其他(tā) PCB 设计指南是您可(kě)能(néng)必须经常使用(yòng)的工具。 

EMC 和 EMI：有(yǒu)什么區(qū)别？

大多(duō)数 PCBA 并不是产品中唯一的電(diàn)子或電(diàn)气设备。因此，在我们深入研究单板EMI 问题之前，对EMI 问题有(yǒu)一个宏观或系统级的了解是有(yǒu)帮助的。正如電(diàn)磁能(néng)从单个组件、导體(tǐ)或迹線(xiàn)发出一样，它也会从電(diàn)路板本身辐射到环境中；如果您以前没有(yǒu)，请将高斯计放在 PCB 附近，您将获得读数。当多(duō)个板靠近时，实现電(diàn)磁兼容性或 EMC就变得很(hěn)重要。 

EMC 可(kě)以被认為(wèi)是在電(diàn)磁元件之间实现可(kě)接受的和谐或平衡，以便干扰量最小(xiǎo)或至少足够低，不会显着妨碍正常操作。不幸的是，消除所有(yǒu) EMI 尚不可(kě)能(néng)；但是，获得 EMC是。EMI 实际上是来自電(diàn)磁源的任何干扰，通常是指单个 PCBA 上的干扰。这种分(fēn)类足以调查问题，因為(wèi)最小(xiǎo)化電(diàn)路板上和来自電(diàn)路板的 EMI 有(yǒu)助于電(diàn)路板工作环境的 EMC。

PCB EMI来自哪里？

電(diàn)磁跨越无限的频率范围，几乎无处不在。而且，如下图所示，它是由我们日常使用(yòng)的许多(duō)工具、设备和产品产生的。 

電(diàn)磁频谱

只要有(yǒu)電(diàn)流，就会存在 EMI 的可(kě)能(néng)性。对于 PCBA，EMI 的来源可(kě)分(fēn)為(wèi)以下几类之一：

成分(fēn)

電(diàn)子元件和元件——尤其是处理(lǐ)器、FPGA、放大器、发射器、天線(xiàn)等高功率设备——可(kě)能(néng)对 EMI 产生重大影响。此外，开关组件会产生具有(yǒu)破坏性的干扰。 

信号和轨迹

EMI 也可(kě)以沿着走線(xiàn)或在引脚和连接器点产生。例如，不平衡的差分(fēn)对路由可(kě)能(néng)会导致信号衰减和沿传输路径的反射，这可(kě)能(néng)会严重影响信号完整性或准确识别信号的能(néng)力，从而导致错误的電(diàn)路行為(wèi)。此外，由于杂散電(diàn)容，可(kě)能(néng)会在信号路径和接地层之间形成不需要的耦合。 

外部来源

如果電(diàn)路板太靠近辐射源（可(kě)能(néng)是另一个電(diàn)路板或元件），EMI 可(kě)能(néng)会引入到您的 PCBA 上。其他(tā)设备或设备在電(diàn)路板环境中的振动或移动也可(kě)能(néng)产生谐波。

显然，消除所有(yǒu)潜在的 EMI 来源是一项艰巨的任務(wù)。幸运的是，可(kě)以制定降低 EMI 的 PCB设计指南，以帮助最大限度地降低噪声和实现 EMC。 

降低 EMI 的最佳 PCB设计指南

了解可(kě)能(néng)影响您的電(diàn)路板的 EMI 来源对于制定策略以减轻这种对 PCBA 性能(néng)始终存在的威胁至关重要。此外，从源的角度来看 EMI，其中最小(xiǎo)化方法针对特定的源，可(kě)以成為(wèi)设计一套降低 EMI 的 PCB设计指南的良好有(yǒu)利位置。

降低组件的 EMI

如前所述，组件可(kě)能(néng)是 EM 辐射的主要来源，不仅会影响板载操作，还会破坏外部 PCBA 和電(diàn)子電(diàn)路。因此，定义减轻其负面影响的行动（如下所列）对于良好的 EMI 降低指南至关重要。

如何降低组件的 EMI 

尽可(kě)能(néng)选择低功耗部件

電(diàn)路板上最大的 EMI 发生器之一是需要大量功率的部件。随着降低功耗的推动，通常可(kě)以找到不会牺牲功能(néng)或质量的替代方案。

隔离不同类型的组件

一个好的设计实践是始终将处理(lǐ)相同类型信号的组件放在一起。例如，数字组件应该靠近其他(tā)数字部件并与模拟设备隔离。

利用(yòng) PCB围栏

另一种减轻 EMI 的工具是将元件或子電(diàn)路封闭在围栏内；如PCB保护环和法拉第笼。这些也可(kě)以有(yǒu)效减少辐射到電(diàn)路板周围的环境中。

采用(yòng)散热技术

对于電(diàn)子元件，能(néng)量会产生热量。因此，高效的散热器和通孔可(kě)以极大地帮助降低 EMI。

除了减轻组件的 EMI 之外，走線(xiàn)的运行方式也会极大地影响電(diàn)路板的 EMI。 

用(yòng)于最小(xiǎo)化 EMI 的 PCB布局设计

布置電(diàn)路板时最重要的考虑因素之一是间距。这包括确保导電(diàn)元件之间的间隙和爬電(diàn)距离足够。 

保持足够的间隙对于最大限度地减少 EMI 至关重要

对于多(duō)层板，导電(diàn)层和接地层之间的顺序和距离也很(hěn)重要，如下表所示。

如何减少来自信号和平面的 EMI 在信号走線(xiàn)之间留出足够的间隙 降低走線(xiàn)之间 EMI 的最重要因素是间距或间隙。遵循您的 CM 的建议，这些建议应该基于 IPC 标准。 确保去耦和旁路電(diàn)容接地 杂散電(diàn)容难以避免；然而，它的影响可(kě)以通过将電(diàn)容器尽可(kě)能(néng)靠近引脚接地来减轻。 使用(yòng)良好的 EMI 过滤 大多(duō)数设计，尤其是在使用(yòng)数字信号的地方，都包含会产生信号失真的开关设备。在这些情况下，提高信号保真度的最佳方法是滤波。 最小(xiǎo)化返回路径的長(cháng)度 接地回路应尽可(kě)能(néng)短。 确保差分(fēn)走線(xiàn)相同 对于差分(fēn)信号路径，走線(xiàn)对必须相互镜像。这包括走線(xiàn)長(cháng)度、铜重量和恒定间隔。如有(yǒu)必要，应使用(yòng)曲折来保持長(cháng)度和间隔。 避免锐角 布線(xiàn)时，请使用(yòng)圆角边缘而不是尖角，这可(kě)能(néng)会由于特性阻抗修改而导致反射。 不要将导電(diàn)层彼此相邻放置 您永遠(yuǎn)不应该在 PCB叠层中将两个导電(diàn)层并排放置。最好通过地平面将它们分(fēn)开。 小(xiǎo)心分(fēn)离地平面 最好為(wèi)不同的信号类型使用(yòng)单独的接地。但是，如果您确实使用(yòng)分(fēn)割地平面，请确保使用(yòng)单个点来组合地面。

您的 PCB布局（包括其叠层）对于促进良好的信号完整性和降低 EMI非常重要。然而，如果不解决外部 EMI，任何一套降低 EMI 的 PCB设计指南都是不完整的。

避免外部 EMI

最大限度地减少外部 EMI 对電(diàn)路板上的信号完整性和電(diàn)路操作以及 PCBA 安装环境的 EMC 非常重要。可(kě)以采取的行动包括以下内容。 

如何减少来自外部来源的 EMI  使用(yòng)屏蔽 通常，屏蔽应用(yòng)于特定组件或子電(diàn)路。它们与围栏的不同之处在于它们通常由绝缘材料制成，并放置在零件的顶部或完全包围它们。 使用(yòng)外壳 外壳通常被视為(wèi)安全装置。然而，外壳也可(kě)以有(yǒu)效地保护電(diàn)路板免受来自外部来源的碎片和 EMI 的影响。

上面针对组件、布局和外部源讨论的所有(yǒu) PCB设计指南都可(kě)以有(yǒu)效地将電(diàn)路板上的 EMI 降至最低，并有(yǒu)助于電(diàn)路板操作环境的 EMC。但是，这些是否必要取决于您的设计、其功能(néng)和性能(néng)目标。因此，您应该努力优化您的设计以减少 EMI，最好使用(yòng)分(fēn)析工具（例如 Cadence 的 PSpice）来完成。