PCB设计信号平面堆叠的注意事项

2020-10-21

PCB设计中的每一层在确定電(diàn)气行為(wèi)方面均起特定作用(yòng)。信号平面层在组件之间承载電(diàn)源和電(diàn)信号，但是除非您在内部层中正确放置铜平面，否则它们可(kě)能(néng)无法正常工作。除了信号层之外，您的PCB设计还需要電(diàn)源和接地层，并且您需要将它们放置在PCB叠层中，以确保新(xīn)板正常工作。

那么放置電(diàn)源，接地和信号层的最佳位置在哪里？这是PCB设计中長(cháng)期争论的问题之一，迫使设计人员仔细考虑其板子的预期应用(yòng)，组件的功能(néng)以及板子的信号容限。如果您了解阻抗变化，抖动，電(diàn)压纹波与PDN阻抗以及串扰抑制的限制，则可(kě)以确定要放置在板上的信号层和平面层的正确排列方式。

将您的设计意图变為(wèi)现实需要正确的PCB设计工具集。无论您是要创建简单的两层板还是要创建具有(yǒu)数十层的高速PCB，PCB设计软件都需要适用(yòng)于任何应用(yòng)。创建PCB叠层时，需要考虑以下重要事项。

在定义信号平面堆栈时，入门设计人员可(kě)能(néng)会倾向于极端考虑。他(tā)们每个板只需要两层，或者每个小(xiǎo)组走線(xiàn)都需要一个专用(yòng)层。正确的答(dá)案介于两者之间，这取决于電(diàn)路板上的网络数量，電(diàn)路中可(kě)接受的纹波/抖动水平，是否存在混合信号等等。

通常，如果您的概念证明可(kě)以在面包板上正常工作，则可(kě)以在两层板上使用(yòng)任何喜欢的布局技术，并且板极有(yǒu)可(kě)能(néng)正常工作。最多(duō)，您可(kě)能(néng)需要对高速信号采取网格接地方法（请参阅下文(wén)），以提供最低程度的EMI抑制。对于以高速或高频（或两者兼有(yǒu)）运行的更复杂的设备，您至少需要四层PCB叠层，包括電(diàn)源层，接地层和两个信号层。

确定信号平面层的所需数量时，首先要考虑的是信号网的数量以及信号之间的近似宽度和间距。当您尝试估算堆叠中所需的信号层数时，可(kě)以采取两个基本步骤：

确定净计数：可(kě)以使用(yòng)原理(lǐ)图中的简单净计数和拟议的電(diàn)路板尺寸来估算電(diàn)路板上所需的信号层数。层数通常与分(fēn)数（净值*走線(xiàn)宽度）/（板宽）成正比。换句话说，更多(duō)具有(yǒu)更宽走線(xiàn)的网络需要使電(diàn)路板更大，或者需要使用(yòng)更多(duō)信号层。您必须默认使用(yòng)此处的经验来确定在给定的電(diàn)路板尺寸下容纳所有(yǒu)网络所需的信号层的确切数量。

添加您的平面层：如果需要对信号层进行受控阻抗布線(xiàn)，则现在需要為(wèi)每个受控阻抗信号层放置参考层。如果组件密集排列，则在组件层下面需要一个電(diàn)源平面，因為(wèi)在表面层上没有(yǒu)足够的空间容纳電(diàn)源导轨。这可(kě)能(néng)导致高净值HDI板所需的表面层数量达到两位数，但是参考层将提供屏蔽和一致的特性阻抗。

一旦确定了多(duō)层板的正确层数，便可(kě)以继续在PCB叠层中排列层。

设计PCB叠层

PCB叠层设计的下一步是安排每一层以提供走線(xiàn)路径。通常，您的叠层围绕中心芯层对称布置，以防止在高温装配和操作过程中翘曲。平面和信号层的布置对于受控阻抗布線(xiàn)至关重要，因為(wèi)您需要对不同的走線(xiàn)布置使用(yòng)特定的方程式，以确保受控阻抗。

对于刚柔叠层设计，您需要在叠层中為(wèi)刚體(tǐ)和柔韧性區(qū)定义不同的區(qū)域。Allegro中的层堆栈设计工具使此过程变得容易。在将原理(lǐ)图捕获為(wèi)空白PCB布局后，可(kě)以定义层堆栈以及通过不同层之间的过渡。然后，您可(kě)以继续确定受控阻抗布線(xiàn)所需的走線(xiàn)尺寸。

带状線(xiàn)与微带線(xiàn)和受控阻抗

為(wèi)了控制阻抗，应使用(yòng)带状線(xiàn)阻抗方程式设计在两个平面层之间的内部层上布線(xiàn)的走線(xiàn)。该方程式定义了带状線(xiàn)具有(yǒu)特定特性阻抗值所需的几何形状。由于方程式中有(yǒu)三个不同的几何参数确定阻抗，因此最简单的方法是首先确定所需的层数，因為(wèi)这将确定给定板厚度的层厚度。内部信号平面层的铜重量通常為(wèi)0.5或1 oz./sq.。ft。这将走線(xiàn)宽度作為(wèi)最后一个参数来确定特定的特性阻抗。

相同的过程适用(yòng)于表面层上的微带線(xiàn)。确定层厚度和铜重量后，您只需确定用(yòng)于定义特性阻抗的走線(xiàn)宽度即可(kě)。Allegro中的PCB设计工具包括一个阻抗计算器，可(kě)以帮助您确定走線(xiàn)的大小(xiǎo)，以便它们定义了特征阻抗。如果需要使用(yòng)差分(fēn)对，则只需将每一层中的走線(xiàn)定义為(wèi)差分(fēn)对，阻抗计算器将确定走線(xiàn)之间的正确间距。

4层板的特性阻抗计算器。

检查PCB布局中的阻抗

在实际板上布線(xiàn)时，它们可(kě)以電(diàn)容或電(diàn)感耦合至其他(tā)迹線(xiàn)和导體(tǐ)。附近导體(tǐ)产生的寄生電(diàn)容和電(diàn)感会改变实际布局中的走線(xiàn)阻抗。為(wèi)了确保您已达到堆叠中所有(yǒu)层的阻抗目标，您需要一个阻抗分(fēn)析工具来跟踪整个选定信号网络中的阻抗。如果在PCB布局中看到不可(kě)接受的较大变化，则可(kě)以快速选择走線(xiàn)并调整布線(xiàn)，以消除互连中的这些阻抗变化。 

下面显示了一个示例，其中沿迹線(xiàn)的大阻抗变化以红色标记。应该调整该區(qū)域中迹線(xiàn)之间的间隔，以消除此阻抗变化或使其处于可(kě)接受的公差范围内。您可(kě)以在设计规则中定义所需的阻抗容限，布局后阻抗计算器工具将根据所需的阻抗值检查布線(xiàn)。

模拟部分(fēn)与数字部分(fēn)以及您的层堆叠

在上面的讨论中，我们仅研究了数字信号，因為(wèi)它们比模拟系统的要求更高。全模拟板或混合信号板呢(ne)？对于模拟板，電(diàn)源完整性要容易得多(duō)，但信号完整性则要困难得多(duō)。对于混合信号板，您需要将上面显示的数字方法与此处介绍的模拟方法结合起来。

数字信号的带宽可(kě)以扩展到某个高频，通常将拐点频率作為(wèi)二进制信号的频率。拐点频率大约為(wèi)0.35 /（上升时间），对于1 ns上升时间的信号，拐点频率為(wèi)350 MHz。对于更快的低至约20 ps的数字信号，拐点频率现在扩展到17.5 GHz。对于模拟信号，带宽要窄得多(duō)，您只需要担心此带宽内的電(diàn)源层阻抗和插入/回波损耗。这使得電(diàn)源完整性和信号完整性更加容易。超出此带宽的信号链中的任何损耗或高PDN阻抗均可(kě)忽略。

高层PCB上IC的電(diàn)磁仿真模型。

信号隔离

另一种选择是更高级的，需要使用(yòng)接地的铜粉或通过围栏来确保電(diàn)路板不同部分(fēn)之间的隔离。如果在模拟走線(xiàn)的旁边进行地面浇注，那么您刚刚创建了一个共面波导，它具有(yǒu)很(hěn)高的隔离度，是路由高频模拟信号的常见选择。如果要使用(yòng)围栏或其他(tā)高频导電(diàn)隔离结构，则应使用(yòng)電(diàn)磁场求解器检查隔离情况，并确定是否应选择在不同信号层中进行隔离。

回程计划

在板上混合模拟和数字信号对跟踪接地回路的位移電(diàn)流以及数字和模拟板部分(fēn)之间的隔离提出了严格的要求。電(diàn)路板的布置应确保模拟返回路径不会在数字组件附近交叉，反之亦然。这可(kě)以像将数字信号和模拟信号分(fēn)成由各自的接地层分(fēn)隔的不同层一样简单。尽管这会增加成本，但可(kě)以确保不同部分(fēn)之间的隔离。

如果模拟组件是从交流電(diàn)源汲取的，则模拟组件可(kě)能(néng)还需要专用(yòng)的模拟電(diàn)源板。在電(diàn)力電(diàn)子设备之外，这是一种罕见的情况，但是从概念上讲，只要您可(kě)以分(fēn)析返回路径计划，它就很(hěn)容易处理(lǐ)。如果将模拟電(diàn)源部分(fēn)放在数字部分(fēn)的上游，并且将其分(fēn)开放置，则可(kě)以避免使用(yòng)单一電(diàn)源平面来同时处理(lǐ)两种信号。如果正确规划返回路径，则可(kě)以防止不同電(diàn)源部分(fēn)和接地部分(fēn)之间的干扰。对于具有(yǒu)开关稳压器的直流電(diàn)源部分(fēn)，需要将直流部分(fēn)的开关噪声与交流部分(fēn)分(fēn)开，就像数字信号需要与模拟信号分(fēn)开一样。