串联端接传输線(xiàn)的开关行為(wèi)

2021-06-23

串联端接传输線(xiàn)的开关行為(wèi)

串联端接線(xiàn)路和差分(fēn)信号用(yòng)作所有(yǒu)CMOS 器件中的链接。虽然我已经写了大量关于差分(fēn)信号、它的操作和它的好处的文(wén)章，但我没有(yǒu)解决串联端接線(xiàn)路的开关行為(wèi)。这就是本文(wén)的目的。

基础知识

串联端接传输線(xiàn)的要点包括：

在这种类型的传输線(xiàn)中，串联终端放置在每个驱动器的输出端。

它為(wèi)高速逻辑信号提供最低的功耗。

    它是功耗最低的方法，因為(wèi)只有(yǒu)当逻辑線(xiàn)从逻辑 0 切换到逻辑 1 时，電(diàn)路才会消耗能(néng)量。

虽然前面的观点看起来非常简单，但了解串联端接传输線(xiàn)的工作原理(lǐ)对于确保将信号正确传送到每个接收器至关重要。图 1 是一个典型的 5V-CMOS 驱动器，带有(yǒu)连接到无源 CMOS 接收器的 50 欧姆传输線(xiàn)。这意味着该设备只是对其输入端的電(diàn)压波形做出响应。出于本说明的目的，CMOS 接收器看起来像非常小(xiǎo)的電(diàn)容器，可(kě)以认為(wèi)是开路。在本例中，線(xiàn)長(cháng) 12 英寸或约 30 厘米。在 PCB 中，能(néng)量以每纳秒(miǎo)约 6 英寸的速度传播，因此下面显示的線(xiàn)長(cháng)约 2 纳秒(miǎo)。

 

图 1. 5 伏串联端接 CMOS 传输線(xiàn)

图2。传输線(xiàn)的等效電(diàn)路如图 1所示。

从图 2 中可(kě)以看出，電(diàn)容和電(diàn)感沿着传输線(xiàn)的長(cháng)度分(fēn)布。这些元素是寄生效应，它们通过每单位長(cháng)度的電(diàn)感与每单位長(cháng)度的電(diàn)容之比来确定传输線(xiàn)的行為(wèi)。这决定了等式 1 中所示線(xiàn)路的阻抗。 Lo 是每单位長(cháng)度的電(diàn)感，Co 是每单位長(cháng)度的電(diàn)容。使用(yòng)诸如 2D 场求解器（许多(duō)场求解器可(kě)用(yòng)作各种信号完整性工具的一部分(fēn)）等工具，可(kě)以為(wèi)特定传输線(xiàn)确定这两个变量。

方程 1. 阻抗作為(wèi)分(fēn)布式電(diàn)容和電(diàn)感的函数

当图 1 中的驱动器将传输線(xiàn)上的逻辑電(diàn)平从逻辑 0 移动到逻辑 1 时，它必须对传输線(xiàn)的分(fēn)布寄生電(diàn)容充電(diàn)。这是 CMOS 逻辑電(diàn)路消耗的主要功率。当同一个驱动器将逻辑電(diàn)平从逻辑 1 移动到逻辑 0 时，必须去除该電(diàn)荷。

当信号沿電(diàn)線(xiàn)或传输線(xiàn)发送时，其中的能(néng)量以電(diàn)磁 (EM) 场的形式存在。该能(néng)量将沿路径传播并在路径末端永遠(yuǎn)反射，除非它被终端電(diàn)阻吸收或在导體(tǐ)的電(diàn)阻中慢慢消失。如果路径的末端是开路，则反射能(néng)量将与入射能(néng)量具有(yǒu)相同的极性。如果路径的两端短路，反射的能(néng)量将被反转。

逻辑線(xiàn)上的電(diàn)荷如何将其从零移动到一

当驱动器开始将逻辑線(xiàn)从 0 移动到 1 时，就形成了图 3 中的等效電(diàn)路。可(kě)以看出，驱动器输出阻抗和上半部分(fēn)的串联端接以及下半部分(fēn)的传输線(xiàn)阻抗组合形成了一个分(fēn)压器。当串联终端选择适当时，Zout 和 Zst 的组合将与 Zo 相同。在本例中，两者均為(wèi) 50 欧姆，传输線(xiàn)输入端的電(diàn)压為(wèi) V/2。

图 3. 图 1 中驱动器从逻辑 0 切换到逻辑 1 时的等效電(diàn)路。

图 4显示了随着时间的推移，传输線(xiàn)输入端和接收器输入端的電(diàn)压波形。

图 4. 图 1 中電(diàn)路的开关波形

该图包含以下数据点：

红色波形是传输線(xiàn)的输入，橙色波形是传输線(xiàn)末端接收器的输入。

如图所示，从 0 到 1 转换后的電(diàn)压電(diàn)平只有(yǒu)一半大小(xiǎo)。

这是由于图 3中所示的分(fēn)压器造成的。

该電(diàn)压電(diàn)平通常称為(wèi)“基准”電(diàn)压。

電(diàn)磁场形式的能(néng)量已被发射到传输線(xiàn)中。

当场从传输線(xiàn)传出时，这种能(néng)量将传输線(xiàn)的寄生電(diàn)容充電(diàn)到 V/2 的電(diàn)压電(diàn)平。

两纳秒(miǎo)（传输線(xiàn)的電(diàn)气長(cháng)度）后，该線(xiàn)已完全充電(diàn)至 V/2，并且 EM 场在接收器处遇到开路。当这样的场遇到开路时，场中的任何能(néng)量都不会被吸收。相反，它以与出站时相同的幅度反映。

在全反射时刻，線(xiàn)路末端的電(diàn)压電(diàn)平為(wèi)V/2。由于電(diàn)磁场的電(diàn)压幅度為(wèi) V/2，在全反射后幅度将為(wèi) V。可(kě)以看出，一旦電(diàn)磁场到达線(xiàn)路末端，橙色波形的幅度為(wèi) V。在回程中，传输線(xiàn)的寄生電(diàn)容被充電(diàn)至 V。一旦EM 场返回到驱动器，就会遇到图 5所示的等效電(diàn)路。

图 5. 图 1 中反射波返回驱动器时的等效電(diàn)路

应该注意的是，如图 5所示的電(diàn)压源具有(yǒu)零阻抗。

由于 Zout 和 Zst 之和為(wèi) 50 欧姆，且電(diàn)压源為(wèi)短路，因此它们一起构成了一个并联终端，其值与传输線(xiàn)的阻抗相同。结果，電(diàn)磁场中的所有(yǒu)能(néng)量都被吸收，传输線(xiàn)上的電(diàn)压電(diàn)平稳定在 5 伏，这是该電(diàn)路的理(lǐ)想逻辑 1。

注意：当一个電(diàn)阻与传输線(xiàn)的阻抗具有(yǒu)相同的值并放置在该传输線(xiàn)的两端时，電(diàn)磁场中的所有(yǒu)能(néng)量都将被该電(diàn)阻吸收。不会有(yǒu)进一步的反射，这个電(diàn)阻被标记為(wèi)并联终端。

从逻辑 1 切换到逻辑 0 的过程

当图 1 中的電(diàn)路从逻辑1切换到逻辑 0 时，驱动器的任務(wù)是移除放置在那里的線(xiàn)路電(diàn)容上的電(diàn)荷，以将其从逻辑 0 移动到逻辑 1。这发生在驱动器级别内部从 5V 移动到 0V。与从逻辑 0 到逻辑 1 的转换一样，等效電(diàn)路如图 3 所示，但现在線(xiàn)路為(wèi) 5V，输出阻抗和串联终端電(diàn)阻连接到 0V。因此，分(fēn)压器像以前一样工作。

由于上述原因，線(xiàn)電(diàn)压移动到 V/2，并且随着能(néng)量沿線(xiàn)向下移动，以 EM 场形式存在的電(diàn)荷从線(xiàn)電(diàn)容中移除到该水平。（此转换的電(diàn)压電(diàn)平為(wèi) –V/2。）当 EM 场在两纳秒(miǎo)后到达传输線(xiàn)末端时，它遇到开路并沿传输線(xiàn)反射回。反射发生后，線(xiàn)路处于 0V。两纳秒(miǎo)后，電(diàn)磁场返回驱动器并遇到图 4所示的電(diàn)路，并被吸收。

可(kě)以看出，接收器处的電(diàn)压波形（橙色）是所需的、正确的方波逻辑信号（这是该信号路径的目标）。这种信令方法被称為(wèi)“反射波”切换，因為(wèi)反射波在沿传输線(xiàn)往返时会产生正确的逻辑電(diàn)平。这是逻辑信令的最低功耗方法，因為(wèi)電(diàn)流仅在線(xiàn)路充電(diàn)时从電(diàn)力系统中汲取。一旦線(xiàn)路完全充電(diàn)到逻辑 1，電(diàn)流消耗变為(wèi) 0。这是大多(duō)数个人计算机中集成的 PCI 总線(xiàn)采用(yòng)的切换方法。

另请注意，驱动器输出端的電(diàn)压波形处于不确定的逻辑状态 (V/2)，这段时间是每次切换发生时沿传输線(xiàn)的往返延迟。如果负载沿着传输線(xiàn)的長(cháng)度放置，就像 PCI 总線(xiàn)所做的那样，在反射波在回程中经过它们之前，它们不会经历“数据良好”状态。因此，这些输入端的数据时钟必须延迟，直到所有(yǒu)输入端的数据都正常。这就是数据在 PCI 总線(xiàn)以及其他(tā)依赖反射波切换的总線(xiàn)协议上计时的方式。

当驱动阻抗和線(xiàn)路阻抗不匹配时会发生什么？

图 6所示的電(diàn)路与图 1 所示的電(diàn)路相同，只是串联终端没有(yǒu)与输出串联插入。

图 6. 没有(yǒu)串联终端的 5 伏 CMOS 電(diàn)路

图 7显示了从逻辑 0 到逻辑 1 转换的开关波形。如图所示，基准電(diàn)压遠(yuǎn)高于 V/2。事实上，它是5伏或3.33V总電(diàn)压的2V/3或2/3。这是因為(wèi)图 3中的分(fēn)压器具有(yǒu)驱动器的 25 欧姆或 Zout 上電(diàn)阻和 50 欧姆的下電(diàn)阻或阻抗。这会产生 2/3 電(diàn)压電(diàn)平。

图 7. 图 6 中電(diàn)路的電(diàn)压波形

在图 7 中，電(diàn)磁场将線(xiàn)路電(diàn)容充電(diàn)至与之前相同的值。当電(diàn)磁场在产生后两纳秒(miǎo)到达接收器时，它被反射，電(diàn)压加倍至 6.66V。和以前一样，電(diàn)磁场将線(xiàn)路電(diàn)容充電(diàn)至 6.66V。再过两纳秒(miǎo)后，電(diàn)磁场返回驱动器并遇到图 5中所示的终止。但是，并联端接是 25 欧姆，而不是 50 欧姆。这意味着有(yǒu)两件事正在发生。首先，这一次分(fēn)压器顶部為(wèi)50欧姆，底部為(wèi)25欧姆。因為(wèi)串联终端電(diàn)阻值為(wèi)零欧姆，所以電(diàn)压被分(fēn)压。发生的第二件事是并非所有(yǒu)的能(néng)量都被吸收了。

和以前一样，能(néng)量会使接收器的電(diàn)压電(diàn)平加倍，然后返回给驱动器。当它到达驱动器时，其中一部分(fēn)被吸收，其余部分(fēn)被倒置反射。这种情况一直持续到所有(yǒu)能(néng)量都被驱动器输出阻抗吸收，并且逻辑電(diàn)平稳定在 5V。这可(kě)以在图 7 中看到。

注意：进一步深入研究上述内容，当并联终端与其所放置的传输線(xiàn)的阻抗不匹配时，它不会吸收所有(yǒu)反射回 TL 的能(néng)量。如果该终端的值大于 TL 阻抗，则能(néng)量将以与入射波形相同的极性反射。这通常称為(wèi)过冲。如果该终端的值小(xiǎo)于 TL 阻抗，则两纳秒(miǎo)后反射回来的能(néng)量将被反转并与入射波形具有(yǒu)相反的极性。这通常称為(wèi)下冲。

图 7 中的波形有(yǒu)两个问题。首先，電(diàn)压比 Vdd 高 1.66 伏。这种过高的電(diàn)压会导致逻辑故障或损坏接收器。其次，在信号返回驱动器并反转后，它将导致接收器处的逻辑 1 降至 4 伏以下。这将逻辑 1 降低到可(kě)能(néng)导致逻辑故障的水平。这两种情况都不好。这就是将串联终端添加到此类電(diàn)路的原因。

图 8显示了信号切换到逻辑 0 时的波形。可(kě)以看出，在该逻辑状态下发生了相同的逻辑违规。

图 8. 图 6 所示電(diàn)路的开关波形，具有(yǒu)两种逻辑转换

概括

与差分(fēn)信号一起，串联端接传输線(xiàn)用(yòng)作 CMOS 器件中的链接。这种类型的传输線(xiàn)為(wèi)高速信号提供了最低的功耗。了解串联端接传输線(xiàn)的运行方式以及它如何充電(diàn)和充電(diàn)有(yǒu)助于保持信号质量并确保線(xiàn)路按设计和建成的方式运行。