高速设计中的传输線(xiàn)和终端

2021-07-07

高速设计中的传输線(xiàn)和终端

传输線(xiàn)是一对导體(tǐ)，用(yòng)于以電(diàn)磁场的形式传递能(néng)量。我们大多(duō)数人都熟悉通向我们房屋的電(diàn)線(xiàn)，以提供操作灯和電(diàn)器所需的電(diàn)力。在 PCB 设计的上下文(wén)中，它是一个平面顶部或两个平面之间的信号层中的信号。

PCB 设计的传输線(xiàn)和终端

本节的目的是解释什么是传输線(xiàn)；它们上发生了什么变化，当向它们发送开关信号时它们的行為(wèi)如何，以及如何通过终端控制这些开关信号以获得最佳信号质量。在本节的末尾是一份材料清单，供进一步阅读，这些材料可(kě)能(néng)对读者有(yǒu)用(yòng)。

本节及后续部分(fēn)的一个关键部分(fēn)是提供有(yǒu)效的设计规则及其有(yǒu)效性证明。作者认為(wèi)所有(yǒu)的设计规则都应该附有(yǒu)它们的证明以及它们的局限性（如果有(yǒu)的话）。

什么是传输線(xiàn)？

最基本的传输是一对导體(tǐ)，用(yòng)于以電(diàn)磁场的形式传递能(néng)量。我们大多(duō)数人都熟悉通向我们房屋的電(diàn)線(xiàn)，以提供操作灯和電(diàn)器所需的電(diàn)力。在 PCB 设计的上下文(wén)中，它是一个平面顶部或两个平面之间的信号层中的信号。图 1 说明了 PCB 中通常使用(yòng)的四种类型的传输線(xiàn)。可(kě)以看出，有(yǒu)两种主要类型；带状線(xiàn)和微带状線(xiàn)。前者是两个平面之间的传输線(xiàn)，后者是平面顶部的传输線(xiàn)。需要注意的是，地面这个词不是用(yòng)来描述飞机的。在讨论電(diàn)磁场时，平面的 DC 名称无关紧要。

图 1. PCB 传输線(xiàn)的类型

这四种传输線(xiàn)配置的各种组合将用(yòng)于构成 PCB 叠层。当信号在一个信号层中并排运行或一个信号在相邻信号层的另一个顶部上运行时，控制串扰将在下一个模块中介绍。此外，计算特性阻抗将在以下块中介绍。

通过各种特性阻抗通过传输線(xiàn)工作可(kě)能(néng)会很(hěn)痛苦。请注意，使用(yòng)正确的 PCB 设计软件，您应该能(néng)够通过智能(néng)设计规则检查控制阻抗和串扰，并轻松优雅地管理(lǐ) PCB 层堆叠。Altium Designer 在设计其用(yòng)户友好的设计环境时牢记这些。

Altium Designer 的统一设计环境

什么在传输線(xiàn)中运动？

為(wèi)了正确管理(lǐ)传输線(xiàn)，了解传输線(xiàn)上的移动情况非常重要。在刚开始的電(diàn)子學(xué)中，我们學(xué)习電(diàn)压和電(diàn)流，其中電(diàn)流被识别為(wèi)信号。不幸的是，这种关于信号如何发生的观点过于简单，如果只关注電(diàn)流，信号质量可(kě)能(néng)会受到影响。

我们大多(duō)数人都知道，電(diàn)子信号以光速或接近光速移动，光速在真空中达到或接近 186,000 英里或每秒(miǎo) 300,000 公里。電(diàn)流，即電(diàn)子在铜导體(tǐ)中的运动，以每小(xiǎo)时 1375 英里或每小(xiǎo)时 2200 公里的速度移动。所以，信号不能(néng)是電(diàn)流。它是電(diàn)磁场。图 2 说明了带状線(xiàn)传输線(xiàn)周围的電(diàn)磁场。这条線(xiàn)从两个平面之间移动的页面中出来，并且是视图的尽头。

图 2. 带状線(xiàn)传输線(xiàn)周围的電(diàn)磁场

请注意，图中有(yǒu)两种场类型，在传输線(xiàn)和两个平面之间延伸的電(diàn)场線(xiàn)，以及围绕传输線(xiàn)的磁场線(xiàn)。正是磁场使传输線(xiàn)中的電(diàn)子发生位移，我们可(kě)以用(yòng)電(diàn)流表测量它，我们称之為(wèi)電(diàn)流。一个相等且相反的電(diàn)流在我们通常称為(wèi)返回電(diàn)流的两个平面中流动。该返回電(diàn)流如何在两个平面之间分(fēn)配取决于每个平面与传输線(xiàn)的接近程度。

了解如何创建和管理(lǐ)電(diàn)磁场是在高速電(diàn)子领域取得成功的关键。

在 PCB 设计中创建和管理(lǐ)電(diàn)磁场

每个電(diàn)子信号都旨在向接收器提供電(diàn)压波形。為(wèi)此，会产生電(diàn)磁场形式的能(néng)量，并通过传输線(xiàn)将其发送到接收器。图 3 是一个典型的信号路径，带有(yǒu)驱动器、接收器和连接它们的传输線(xiàn)。

当传输線(xiàn)与终端或负载不匹配时，可(kě)能(néng)会出现不同类型的反射，例如驻波。处理(lǐ)这些情况需要 PCB 设计人员增加工作量，例如需要确定反射系数以及如何最好地防止不匹配。

為(wèi)了向接收器提供最高质量的電(diàn)压波形，重要的是信号在从源传输到接收器时不会降级。最常见的退化形式是阻抗失配时部分(fēn)信号（能(néng)量）的反射。理(lǐ)想情况下，Zout = Zo = Zload 不会产生反射。信号完整性工程通过设计 PCB 叠层以达到目标阻抗并通过添加端接以减少失配来努力满足这一要求。

图 3. 具有(yǒu)源、负载和传输線(xiàn)的典型信号路径

终止

一旦沿传输線(xiàn)发送的電(diàn)磁能(néng)将電(diàn)压波形传送到接收器，就必须将其从系统中移除，否则它会在周围反射，引起不需要的瞬变，从而可(kě)能(néng)导致沿線(xiàn)负载的错误触发或破坏输入，如果反射太大。端接的目的是在提供電(diàn)压波形后消除该能(néng)量。

有(yǒu)两种类型的终止。它们是串联和并联。图 4 说明了可(kě)能(néng)使用(yòng)的终端类型以及这些终端如何连接到传输線(xiàn)。串联终端连接在驱动器输出端的网络中。下一节将解释这种终端如何从传输線(xiàn)上去除 EM 能(néng)量。并行终端连接在传输線(xiàn)的驱动器端，以去除到达接收器的 EM 能(néng)量。

图 4. 终端类型

在图 4 中，请注意在靠近接收器的传输線(xiàn)的接收器端放置了四个终端。这些是实现并行终端的各种方式。稍后将讨论每种方法的优点。只有(yǒu)一个终端位于驱动器附近。这是一个串联终止。下一节将讨论如何控制反射。

并联端接的四个选项是：AC、二极管、戴维南和单个電(diàn)阻器到端接電(diàn)压。

AC 终端起源于 TTL 时代，当时上升时间足够快，需要在接收器处进行并行终端。TTL 无法支持 50 欧姆终端的直流负载，因此使用(yòng)電(diàn)容器将终端连接到传输線(xiàn)，使其能(néng)够吸收快速开关边缘的能(néng)量，同时在稳态条件下保持断开连接。只要上升时间与时钟速率的比率非常大，这就会起作用(yòng)。随着时钟速度的增加，图 5 中所示的降级导致信号降级，从而无法使用(yòng)。红色波形是离开驱动器的信号，橙色波形是到达接收器的信号。显然，这是一种不能(néng)令人满意的并行端接传输線(xiàn)的方式，永遠(yuǎn)不应使用(yòng)。

图 4. 66 MHz 时的交流终止时钟

当过冲、反射上升到 Vdd 以上或延伸到地以下，超过接收器的输入電(diàn)压额定值时，二极管终端就出现了。正如将要展示的，这个问题可(kě)以通过使用(yòng)简单的并联或串联端接来避免。二极管端接是一种非常昂贵的控制过冲的方法，不应使用(yòng)。

有(yǒu)一个例外。PCI 总線(xiàn)要求在所有(yǒu)驱动器的输出中串联终端。為(wèi) PC 设计附加卡的工程师不了解这一点，省略了串联终端電(diàn)阻以节省成本。当这些卡插入 PC 主板时，经常会出现过冲故障。维护 PCI 总線(xiàn)标准的联盟无法阻止这种情况的发生，并在规范中要求所有(yǒu)输入必须在其输入上安装二极管以符合 PCI 标准；解决问题。

電(diàn)阻并联端接是端接传输線(xiàn)的最简单方法。图 5 是具有(yǒu)并行终端的 GTL 总線(xiàn)的图示。请注意，终端電(diàn)阻连接到终端電(diàn)压，通常标记為(wèi) Vtt，它是与 Vdd 分(fēn)开的電(diàn)源。这意味着使用(yòng)并联端接的系统需要两个能(néng)够提供非常快的开关瞬变的電(diàn)源。当系统有(yǒu)许多(duō)传输線(xiàn)必须并行端接时，这种额外的成本是值得的。当只有(yǒu)几条線(xiàn)需要并行端接时，例如某些 DDR 配置中的时钟線(xiàn)，这种额外的成本可(kě)能(néng)是一种负担。这是戴维宁终端有(yǒu)用(yòng)的时候。

图 5. 并联端接 GTL 传输線(xiàn)

戴维南并联端接是一种创建并联端接传输線(xiàn)所需的 Vtt 和 Rt 等效值的方法，而无需為(wèi) Vtt 单独供電(diàn)。图 6 是计算戴维南终端网络電(diàn)阻值的方法以及示例计算。

图 6. 计算戴维宁终端電(diàn)阻值的方法

系列终止的工作原理(lǐ)

串联端接传输線(xiàn)是连接 CMOS 逻辑器件的主要方法。了解这些传输線(xiàn)的工作原理(lǐ)对于确保将信号正确传送到每个接收器至关重要。所有(yǒu)这些是如何运作的并不直观，并且在解释之前让我们中的一些人感到困惑。这篇简短的文(wén)章旨在消除一些混乱。

图 7 是一个典型的 5V CMOS 驱动器，具有(yǒu)连接到无源 CMOS 接收器的 50 欧姆传输線(xiàn)，这意味着它仅响应其输入端的電(diàn)压波形。（出于本说明的目的，CMOS 接收器看起来像可(kě)以被视為(wèi)开路的非常小(xiǎo)的電(diàn)容器。）在此示例中，線(xiàn)長(cháng) 12 英寸或约 30 厘米。在 PCB 中，能(néng)量以每纳秒(miǎo)约 6 英寸的速度传播，因此这条線(xiàn)長(cháng)约 2 纳秒(miǎo)。

图 7. 典型的串联端接 5V CMOS 電(diàn)路

图 8 是图 7 所示传输線(xiàn)的等效電(diàn)路。

图 8. 图 7 中传输線(xiàn)的等效電(diàn)路

请注意，沿传输線(xiàn)的長(cháng)度分(fēn)布有(yǒu)電(diàn)容、電(diàn)阻和電(diàn)感。这些元件称為(wèi)寄生效应，通过每单位長(cháng)度的電(diàn)感与每单位長(cháng)度的電(diàn)容之比确定传输線(xiàn)的特性，从而确定传输線(xiàn)的特性阻抗，如公式 2 所示。

Lo 是单位長(cháng)度的電(diàn)感，Co 是单位長(cháng)度的電(diàn)容。这两个变量是使用(yòng) 2D 场解算器等工具针对特定类型的传输線(xiàn)确定的。有(yǒu)许多(duō)场解算器可(kě)用(yòng)作信号完整性工具的一部分(fēn)。

在几乎所有(yǒu)情况下，R 的值与 L 和 C 相比都非常小(xiǎo)，可(kě)以忽略不计。在所涉及的频率超过 GHz 之前，这是一个合理(lǐ)的假设。

方程 2. 阻抗作為(wèi)分(fēn)布式電(diàn)容和電(diàn)感的函数

当图 7 中的驱动器希望将传输線(xiàn)上的逻辑電(diàn)平从逻辑 0 移动到逻辑 1 时，它必须对传输線(xiàn)的分(fēn)布式寄生電(diàn)容充電(diàn)。这是 CMOS 逻辑電(diàn)路消耗的主要功率。当同一驱动程序希望将逻辑電(diàn)平从逻辑 1 移动到逻辑 0 时，它必须移除该電(diàn)荷

提示：当信号沿電(diàn)線(xiàn)或传输線(xiàn)发送时，它是電(diàn)磁场形式的能(néng)量。该能(néng)量将沿路径传播并在路径末端永遠(yuǎn)反射，除非它被终端電(diàn)阻吸收或在导體(tǐ)的電(diàn)阻中慢慢消失。如果路径的末端是开路，则反射能(néng)量将与入射能(néng)量具有(yǒu)相同的极性。如果路径的两端短路，反射的能(néng)量将被反转。

如何将電(diàn)荷放在逻辑線(xiàn)上以将其从零移到一

图 9 是图 7 的等效電(diàn)路，此时驱动器开始将逻辑線(xiàn)从零移到一。请注意，驱动器输出阻抗和上半部分(fēn)的串联终端以及下半部分(fēn)的传输線(xiàn)阻抗组合形成了分(fēn)压器。正确选择串联终端后，Zout 和 Zst 的组合将与 Zo 相同。在本例中，两者均為(wèi) 50 欧姆，因此传输線(xiàn)输入端的電(diàn)压為(wèi) V/2。

图 9. 图 7 的等效電(diàn)路当从零到一的转换开始时

图 10 显示了随着时间的推移，传输線(xiàn)输入端和接收器输入端的電(diàn)压波形。红色波形是传输線(xiàn)的输入，橙色波形是传输線(xiàn)末端接收器的输入。请注意，从零到一转换后的電(diàn)压電(diàn)平仅為(wèi) Vdd 的一半或大小(xiǎo)的一半。这是因為(wèi)图 9 所示的分(fēn)压器。该電(diàn)压電(diàn)平通常称為(wèi)“基准”電(diàn)压。

发射到传输線(xiàn)中的是電(diàn)磁场 (EM) 形式的能(néng)量，其電(diàn)压分(fēn)量為(wèi) V/2。当场从传输線(xiàn)传出时，这种能(néng)量将传输線(xiàn)的寄生電(diàn)容充電(diàn)到 V/2 的電(diàn)压電(diàn)平。

两纳秒(miǎo)（传输線(xiàn)的電(diàn)气長(cháng)度）后，線(xiàn)路已完全充電(diàn)至 V/2，并且電(diàn)磁场在接收器处遇到开路。当这样的场遇到开路时，场中的任何能(néng)量都不会被吸收，而是以与出站时相同的幅度反射回来。

在全反射时刻，線(xiàn)路末端的電(diàn)压電(diàn)平為(wèi)V/2。由于全反射后電(diàn)磁场的電(diàn)压幅度為(wèi) V/2，幅度将為(wèi) V。请注意，一旦電(diàn)磁场到达線(xiàn)路末端，橙色波形的幅度為(wèi) V。在回程中，传输線(xiàn)的寄生電(diàn)容一直充電(diàn)到 V。一旦電(diàn)磁场返回到驱动器，它就会遇到图 11 所示的等效電(diàn)路。

图 10. 图 7 中传输線(xiàn)两端的電(diàn)压波形。

图 11. 反射電(diàn)磁场看到的图 7 中驱动器的等效電(diàn)路

由于Zout和Zst之和為(wèi)50欧姆，電(diàn)压源短路。它们一起构成一个并联终端，其值与線(xiàn)路特性阻抗相同。结果，電(diàn)磁场中的所有(yǒu)能(néng)量都被吸收，传输線(xiàn)上的電(diàn)压電(diàn)平稳定在 5 伏，这是该電(diàn)路的理(lǐ)想逻辑 1。

从逻辑 1 切换到逻辑 0

当图 8 中的電(diàn)路从逻辑 1 切换到逻辑 0 时，驱动器的任務(wù)是移除放置在那里的線(xiàn)路電(diàn)容上的電(diàn)荷，以便将其从逻辑 0 移动到逻辑 1。為(wèi)此，驱动器電(diàn)平在内部从 5V 移动到 0V。与从逻辑 0 到逻辑 1 的转换一样，等效電(diàn)路如图 9 所示，但现在線(xiàn)路為(wèi) 5V，输出阻抗和串联终端電(diàn)阻连接到 0V。分(fēn)压器像以前一样工作。

结果，線(xiàn)路電(diàn)压移至 V/2，并且随着能(néng)量沿線(xiàn)路向下移动，電(diàn)荷从線(xiàn)路電(diàn)容移至此水平。（此转换的電(diàn)压電(diàn)平為(wèi) –V/2。）当 EM 场在两纳秒(miǎo)后到达传输線(xiàn)末端时，它遇到开路并沿传输線(xiàn)反射回。发生反射后的结果是線(xiàn)路现在处于 0V。两纳秒(miǎo)后，電(diàn)磁场返回驱动器并遇到图 5 所示的電(diàn)路并被吸收。结果波形如图 12 所示。

图 12. 传输線(xiàn)从 1 切换到 0 后两端的電(diàn)压波形

请注意，接收器（橙色）处的電(diàn)压波形是一个适当的方波逻辑信号，这是该信号路径的目标。这种信令方法被称為(wèi)“反射波”切换，因為(wèi)正确的逻辑電(diàn)平是由反射波在沿传输線(xiàn)往返时产生的。这是高速逻辑信号的最低功耗方法，因為(wèi)電(diàn)流仅在線(xiàn)路充電(diàn)时从電(diàn)源系统中汲取。一旦線(xiàn)路完全充電(diàn)到逻辑 1，電(diàn)流消耗变為(wèi)零。

这是大多(duō)数个人计算机中集成的 PCI 总線(xiàn)所采用(yòng)的切换方法。

此外，请注意驱动器输出端的電(diàn)压波形在一段时间内处于不确定的逻辑状态，这是每次切换发生时沿传输線(xiàn)的往返延迟。如果负载沿着传输線(xiàn)的長(cháng)度放置，就像 PCI 总線(xiàn)所做的那样，在反射波在回程中经过它们之前，它们不会经历“数据良好”状态。因此，这些输入端的数据时钟必须延迟，直到所有(yǒu)输入端的数据都正常。这就是数据在 PCI 总線(xiàn)和其他(tā)依赖反射波切换的总線(xiàn)协议上计时的方式。

Altium Designer 规则和约束编辑器中的阻抗编辑器

当驱动器阻抗与線(xiàn)路阻抗不匹配时会发生什么？

图 13 中所示的電(diàn)路与图 7 中所示的電(diàn)路相同，只是串联终端未与输出串联插入。

图 13. 未端接的 5V CMOS 传输線(xiàn)

图 14 显示了从逻辑 0 到逻辑 1 转换的开关波形。请注意，基准電(diàn)压遠(yuǎn)高于 V/2。事实上，它是5伏或3.33V总電(diàn)压的2V/3或2/3。為(wèi)什么是这样？如果您在此示例中参考图 3 中的分(fēn)压器，则驱动器的上電(diàn)阻為(wèi) 25 欧姆或 Zout，下電(diàn)阻或特性阻抗為(wèi) 50 欧姆，产生 2/3 電(diàn)压電(diàn)平。

電(diàn)磁场像以前一样将線(xiàn)路電(diàn)容充電(diàn)到这个值。当電(diàn)磁场在产生两纳秒(miǎo)后到达接收器时，它被反射回来，電(diàn)压加倍至 6.66V。和以前一样，電(diàn)磁场将線(xiàn)路電(diàn)容充電(diàn)至 6.66V。再过两纳秒(miǎo)后，電(diàn)磁场返回驱动器并遇到如图 5 所示的终端。但是，并行终端不是 50 欧姆。相反，它是 25 欧姆。会发生两件事。首先，这次的分(fēn)压器顶部為(wèi)50欧姆，底部為(wèi)25欧姆，如图15所示，串联终端值為(wèi)0欧姆，因此電(diàn)压被分(fēn)压。其次，并不是所有(yǒu)的能(néng)量都会被吸收。

当電(diàn)磁场遇到值低于 TL 的平行终端时，反射的能(néng)量将与入射波形的极性相反。这在驱动程序中是看不到的。两纳秒(miǎo)后，能(néng)量到达接收器，可(kě)以看出，它被反转或负向。

和以前一样，能(néng)量会使接收器的電(diàn)压電(diàn)平加倍，然后返回给驱动器。当它到达驱动器时，其中一部分(fēn)被吸收，其余部分(fēn)被倒置反射。这种情况一直持续到所有(yǒu)能(néng)量都已被驱动器输出阻抗吸收并且逻辑電(diàn)平稳定在 5V 為(wèi)止。这可(kě)以在图 16 中看到。

图 14. 未端接 CMOS 传输線(xiàn)的开关波形

图 15. 图 13 的等效電(diàn)路，Zst = 0

图 16. 未端接 CMOS 传输線(xiàn)的开关波形

图 16 中的波形有(yǒu)两个问题。首先，電(diàn)压比 Vdd 高 1.66 伏。这种过高的電(diàn)压会导致逻辑故障或损坏接收器。其次，在信号返回驱动器并反转后，它会导致接收器上的逻辑 1 降至 4 伏以下。这将逻辑 1 降低到可(kě)能(néng)导致逻辑故障的水平。这两个都不好。这就是将串联终端添加到这样的電(diàn)路的原因。

图 17 显示了信号切换到逻辑零时的波形。如您所见，在此逻辑状态中发生了相同级别的违规。

刻度為(wèi)每格 1 伏，底線(xiàn)為(wèi) -1 V，顶部為(wèi) 8 V

图 17. 未端接 CMOS 传输線(xiàn)的另一种开关波形

过冲和下冲

术语过冲和下冲用(yòng)于描述由于阻抗变化引起的反射而导致的信号波形的不需要的偏移。图 18 描绘了具有(yǒu)三个不同终端電(diàn)阻值的 50 欧姆并联端接传输線(xiàn)。所示波形是在驱动器输出端测量的。当传输線(xiàn)以其特征阻抗完美端接时，在这种情况下為(wèi) 50 欧姆，所有(yǒu)能(néng)量在到达接收器时都被端接器吸收，并且没有(yǒu)能(néng)量反射回驱动器。这由图 18 中的中心波形显示。

图 18. 并联端接传输線(xiàn)

当端接器值更改為(wèi) 70 欧姆时，線(xiàn)路不再完美端接，部分(fēn)能(néng)量反射回驱动器。方程 3 通常称為(wèi)反射方程。它用(yòng)于计算阻抗不匹配时将发生的反射量。在等式中，Zl 是上游阻抗，Zo 是下游阻抗。在这种情况下，上游阻抗是線(xiàn)路阻抗，50 欧姆，下游阻抗是终端電(diàn)阻。终端電(diàn)阻為(wèi) 70 欧姆时，公式预测将有(yǒu) 16% 的入射電(diàn)压反射，极性為(wèi)正，增加了入射電(diàn)压，如图 18 所示，导致过冲。

当终端電(diàn)阻值更改為(wèi) 30 欧姆时，線(xiàn)路不再完美终止，部分(fēn)能(néng)量会反射回驱动器。使用(yòng)等式 3，反射值為(wèi) 25%，但该值為(wèi)负，与入射值无关。这称為(wèi)下冲。

方程 3. 反射方程

当逻辑電(diàn)压在 5 伏范围内时，过冲通常会变得如此之大，以至于导致逻辑故障甚至電(diàn)路损坏。因此，重点一直是避免过度超调。这就是输入二极管的原因。随着逻辑電(diàn)平的持续下降，由此导致的故障概率也降低了。在逻辑電(diàn)平下降的同时，噪声容限也降低了，这使得耦合噪声引起的逻辑故障成為(wèi)一个大问题。因此，更多(duō)的重点是避免当前大多(duō)数逻辑系列的下冲。

确定终端電(diàn)阻值

如前所述，有(yǒu)两种类型的端接：串联和并联。并联端接的值是端接電(diàn)路或被端接的传输線(xiàn)的特性阻抗。确定串联终端電(diàn)阻值并不是那么简单。当与驱动器的输出阻抗相结合时，串联终端電(diàn)阻旨在增加传输線(xiàn)阻抗。换句话说，Zst = Zo – Zout。驱动器的输出特性阻抗从哪里得到？如果将此信息作為(wèi)组件数据表的一部分(fēn)打印，那就太好了。不幸的是，这种情况很(hěn)少发生。為(wèi)了找到Zout，需要得到输出驱动器的IBIS或SPICE模型，并从VI曲線(xiàn)计算出来。大多(duō)数 SI 建模工具都会执行此计算并显示输出阻抗。有(yǒu)些人甚至会做数學(xué)运算并推荐一个串联電(diàn)阻值。

这就是拥有(yǒu)实时更新(xīn)且易于访问的组件库、可(kě)访问供应商(shāng)信息和易于更新(xīn)的零件模型的特别有(yǒu)用(yòng)的地方。值得庆幸的是，作為(wèi) Altium Designer 的一部分(fēn)，您可(kě)以从生产团队的任何渠道轻松访问各种组件库和实时更新(xīn)的供应商(shāng)信息。

PCB 端子的位置

经常出现的问题是，终端需要离传输線(xiàn)末端多(duō)近才能(néng)使其正常工作。最好将这些電(diàn)阻器放置在 PCB 表面上，以免给布局或组装带来不必要的困难。

定位并联電(diàn)阻相对容易。信号传送到设备输入后的任何地方都可(kě)以，因為(wèi)電(diàn)压波形已经传送，只需移除能(néng)量即可(kě)。知道这一点后，将并行终端放在传输線(xiàn)上的最后一个负载之后。无需将它们塞在 BGA 引脚區(qū)域下，从而简化 PCB 布線(xiàn)和组装。

定位串联终端需要更多(duō)的分(fēn)析。由于串联终端電(diàn)阻或终端電(diàn)路的目的是与驱动器的输出特性阻抗相加，所以它需要足够接近，这意味着连接两者的走線(xiàn)足够短，不能(néng)起到隔离传输線(xiàn)的作用(yòng)。一个阻力来自另一个。获得可(kě)接受的连接長(cháng)度的唯一方法是使用(yòng)模拟器查看此连接可(kě)以持续多(duō)長(cháng)时间并且在接收器处仍然具有(yǒu)可(kě)接受的波形。事实证明，允许長(cháng)度是驱动器上升时间的直接函数。上升时间越快，允许的连接越短。

存根

存根是主传输線(xiàn)的一个分(fēn)支。在某些情况下，存根会对信号产生不利影响。当存根足够長(cháng)时，它似乎会暂时使信号短路。图 20 描绘了在某个频率 F 下長(cháng)度為(wèi)四分(fēn)之一波長(cháng)的传输線(xiàn)。

图 19. 带有(yǒu)短截線(xiàn)的传输線(xiàn)

在图 20 中，正弦波显示在传输線(xiàn)的输入端。四分(fēn)之一波長(cháng)后，或 90 度后，它到达传输線(xiàn)的开放端，这是一个开路。由于末端是开放的，所有(yǒu)能(néng)量都被反射回来而不会被反转。四分(fēn)之一波長(cháng)后，它返回到输入端，与输入信号的相位正好相差 180 度，从而抵消了它。结果是在频率 F 处发生短路。

RF 工程师在无線(xiàn)電(diàn)的某些部分(fēn)使用(yòng)四分(fēn)之一波短截線(xiàn)作為(wèi)带阻滤波器，在这些部分(fēn)中存在单一频率会引起干扰。不幸的是，逻辑中很(hěn)少有(yǒu)地方需要消除单个频率。相反，短截線(xiàn)会导致波形反转，如图 21 中所示的蓝色波形。这种波形反转发生在时钟上，导致双时钟。

图 20. 四分(fēn)之一波传输線(xiàn)上的波形

图 21. 显示存根结果的时钟線(xiàn)上的波形

确定存根是否足够短以避免导致图 21 中所示问题的唯一可(kě)靠方法是在 Hyperlynx 等工具中模拟建议的拓扑结构，并查看波形退化是否可(kě)接受。由于许多(duō)当前 IC 的上升时间非常快（通常小(xiǎo)于 100 pSec），因此从 BGA 上的焊球到芯片本身实际接触的走線(xiàn)長(cháng)度可(kě)能(néng)足够長(cháng)，从而导致出现问题。该長(cháng)度必须包含在模拟中。

过孔

Via 是一个术语，用(yòng)于描述用(yòng)于将 IC 的信号引脚连接到 PCB 内层上的走線(xiàn)或连接到 PCB 另一侧的走線(xiàn)的電(diàn)镀通孔。这些通孔是具有(yǒu)電(diàn)容和電(diàn)感的镀通孔。通孔的電(diàn)感约為(wèi)每 mil 長(cháng)度 35 皮亨（每毫米 1.4 纳亨）。该電(diàn)感是否会成為(wèi)问题取决于如何使用(yòng)过孔。

如果使用(yòng)过孔将旁路電(diàn)容器连接到平面或将组件電(diàn)源引線(xiàn)连接到平面，则此電(diàn)感可(kě)能(néng)会成為(wèi)上升时间非常快的信号或旁路電(diàn)容器性能(néng)下降的问题。

层堆叠管理(lǐ)变得简单

大多(duō)数通孔是用(yòng) 12 密耳 (0.3 毫米) 或更小(xiǎo)的钻孔创建的。在 100 密耳 (2.5 毫米) 厚的 PCB 上用(yòng) 12 密耳钻孔创建的通孔平均约為(wèi) 0.3 pF。这个增加的電(diàn)容是否会导致信号完整性问题，最好使用(yòng)一个好的模拟器来回答(dá)。根据经验，作者观察到对于高达约 3 Gb/S 的数据速率，过孔的性能(néng)下降是可(kě)以接受的。

PCB 设计软件中强大的层堆叠管理(lǐ)和易于在 3D 模型查看器之间转换的功能(néng)将有(yǒu)助于在您的设计中整合过孔并跟踪它们。不要让过孔和微孔管理(lǐ)导致您的设计在接近终点線(xiàn)时绊倒。

Altium Designer 3D 模型查看器中的过孔

直角弯头

自从制造 PCB 以来，信号走線(xiàn)中的直角弯曲的影响就一直令人担忧。已经提到的一些影响是：

直角弯曲会导致 EMI。

直角弯曲会导致信号完整性问题。

在 PCB 制造过程中，直角弯曲会导致酸阱。

走線(xiàn)角度示例

在某些情况下，已经花(huā)费了大量精力来确保消除直角弯曲。甚至整个 CAD 系统都报废了，因為(wèi)它们无法阻止在迹線(xiàn)上放置直角弯曲。一个公平的问题是，“直角弯曲是逻辑電(diàn)路的问题吗？” 本节末尾的第 1 项描述了用(yòng)于测量直角弯曲影响的测试 PCB。该 PCB 设计有(yǒu)直角弯头、锐角弯头和钝角弯头，从上面列出的三个问题的角度来看它们的外观。测试是在罗拉密苏里大學(xué)的 EMI 实验室完成的。

这项测试的结果是，直角弯曲应该不会导致实际发生。一个公平的问题可(kě)能(néng)是这些想法是如何产生的？最有(yǒu)可(kě)能(néng)的方法是观察到 RF 工程师将所有(yǒu)角落都修圆了。这样做是因為(wèi)電(diàn)晕放電(diàn)发生在高射频功率水平的尖角处。

奇怪的是，直角弯曲不会引起麻烦这一事实已经為(wèi)人所知至少 40 年，并通过测试和已发表的论文(wén)得到证明。然而，这些神话继续在工程师之间传递。