串扰或耦合

2021-07-07

串扰或耦合

串扰和耦合这两个词用(yòng)来描述電(diàn)磁能(néng)量从一条传输線(xiàn)注入到附近运行的另一条传输線(xiàn)。在印刷電(diàn)路板中，串扰通常是在同一层中并排运行的两条迹線(xiàn)，或者在相邻层中一条在另一条的顶部。这种耦合能(néng)量在受害迹線(xiàn)上表现為(wèi)噪声，如果幅度太大，可(kě)能(néng)会导致故障。了解这种噪音是如何从一个轨迹转移到另一个轨迹的，以及防止它发生的方法。

串扰或耦合

串扰或耦合描述了从一条传输線(xiàn)向附近运行的另一条传输線(xiàn)注入電(diàn)磁能(néng)。在印刷電(diàn)路板中，这种外来串扰通常是在同一层中并排运行的两条迹線(xiàn)，或者在相邻层中一条在另一条的顶部。这种耦合能(néng)量在受害迹線(xiàn)上表现為(wèi)噪声，如果幅度太大，可(kě)能(néng)会导致故障。虽然電(diàn)感耦合或磁场串扰可(kě)能(néng)发生在 PCB 中，但串扰通常来自基于電(diàn)场的電(diàn)容耦合。本节将描述这种噪声如何从迹線(xiàn)转移到迹線(xiàn)以及防止它发生的方法。

图 1 是显示并排传输的两条传输線(xiàn)中的電(diàn)容耦合图。上面的传输線(xiàn)显示為(wèi)正在切换，而下面的传输線(xiàn)处于非活动状态。请注意，受害線(xiàn)旁边有(yǒu)两个波形。一个在線(xiàn)路的末端，驱动器在从动線(xiàn)路上，另一个在另一端或遠(yuǎn)端。请注意，波形是不同的。受扰線(xiàn)路驱动端的波形频率和形式通常称為(wèi)反向串扰或“近端串扰”、“NEXT”，受扰線(xiàn)路遠(yuǎn)端的波形称為(wèi)“正向串扰或遠(yuǎn)端串扰” , “FEXT”。

这两种波的频率形式究竟会是什么样子取决于传输線(xiàn)的四个末端是什么。可(kě)能(néng)性是：短路、端接或开路。本单元末尾的参考文(wén)献 1 详细描述了这些终端如何导致外部串扰并影响在受害線(xiàn)路上看到的信号。从那篇论文(wén)中可(kě)以看出，最坏的情况是两条線(xiàn)路的遠(yuǎn)端都是开路，而受害線(xiàn)路的近端是短路。这恰好是大多(duō)数 CMOS 電(diàn)路的工作方式。在这些条件下，在受害線(xiàn)上看到的波形将非常类似于图 1 中所示的波形。

图 2 显示了两种形式的電(diàn)容耦合串扰（向前和向后）如何随着两条并排传输的传输線(xiàn)的長(cháng)度变長(cháng)而变化。请注意，随着耦合長(cháng)度变長(cháng)，前向串扰比后向串扰增加得更慢。此外，请注意，后向串扰不会随着耦合長(cháng)度的增加而增加。这称為(wèi)“临界長(cháng)度”或反向串扰不会继续增加或饱和的長(cháng)度。

前向串扰比后向串扰增加得慢得多(duō)，并且不会成為(wèi)印刷電(diàn)路中的一个因素，因為(wèi)并行运行的長(cháng)度太短。当線(xiàn)路長(cháng)达数米时，这种形式的串扰对于電(diàn)话公司来说是一个主要问题。本节将重点介绍控制反向串扰的方法。

图 2. 作為(wèi)耦合長(cháng)度函数的前向和后向串扰

用(yòng)并排路由控制反向串扰的方法

当传输線(xiàn)并排运行时，電(diàn)容耦合机制由電(diàn)磁场的磁分(fēn)量支配。在上下布線(xiàn)中，電(diàn)场将占主导地位。

已经提出了几种用(yòng)于控制反向串扰的方法。其中包括：

限制传输線(xiàn)并排运行的長(cháng)度

在两条传输線(xiàn)之间插入“保护走線(xiàn)”

敏感信号两侧的“接地”过孔行

限制平行运行的長(cháng)度

控制電(diàn)容耦合串扰的最常用(yòng)方法是限制两条传输線(xiàn)并排运行的長(cháng)度。甚至在几个 PCB 布線(xiàn)器中都有(yǒu)一些例程，允许设计人员插入一个長(cháng)度数字，并允许布線(xiàn)工具防止布線(xiàn)时间超过这个数量以减少耦合電(diàn)容。要使此方法起作用(yòng)，此長(cháng)度必须小(xiǎo)于图 2 所示的临界長(cháng)度。 如果并行运行的長(cháng)度达到临界長(cháng)度，可(kě)以看出继续并行运行超过该点不会导致串扰增加. 图 3 是临界長(cháng)度与信号上升时间的函数图。图上有(yǒu)三条曲線(xiàn)对应于三种不同的介電(diàn)常数 (er)。二对应于铁氟龙，

可(kě)以看出，随着上升时间变快，临界長(cháng)度变短。上升时间為(wèi) 1.4 纳秒(miǎo)，临界長(cháng)度约為(wèi) 6 英寸或 15 厘米。如果将路由器设置為(wèi)允许三英寸并行运行，则可(kě)以在大多(duō)数设计中进行大部分(fēn)连接，而不会耗尽電(diàn)路板空间或层数。不幸的是，很(hěn)少有(yǒu)现代集成電(diàn)路这么慢。目前，高达 100 皮秒(miǎo)的上升时间非常普遍。查看图 3，可(kě)以看出 100 皮秒(miǎo)处的临界長(cháng)度小(xiǎo)于半英寸或约 1.5 厘米。在这些上升时间，長(cháng)度控制将不起作用(yòng)。这在超级计算机行业早已為(wèi)人熟知，并没有(yǒu)成為(wèi)控制反向串扰的方法。

图 3. 作為(wèi)信号上升时间函数的临界長(cháng)度

如果限制串扰的長(cháng)度控制不起作用(yòng)，什么方法起作用(yòng)？

再次参考图 2，可(kě)以看出，一旦达到临界長(cháng)度，继续平行布線(xiàn)不会导致额外的串扰。此时只有(yǒu)两个参数会影响串扰量。这些是到最近平面的高度和边缘到边缘的间隔。图 4 是显示一旦达到临界長(cháng)度，串扰如何随着最近平面上方的高度和边缘到边缘分(fēn)离而变化的图表。

图 4. 后向串扰作為(wèi)平面上方高度和分(fēn)离带状線(xiàn)的函数

图 4 的标题是“偏心”带状線(xiàn)。这意味着传输線(xiàn)位于两个平面之间，但不在两个平面之间居中。这是典型的 PCB，在一对平面之间具有(yǒu)两个信号层。请注意，随着最近平面上方高度的降低，串扰会显着降低。当迹線(xiàn)彼此分(fēn)开时，它也下降得更快。图 5 是显示 PCB 外部微带線(xiàn)信号层的这些值的图。

图 5. 作為(wèi)平面上方高度和分(fēn)离度的函数的后向串扰，微带線(xiàn)

守卫痕迹

许多(duō)经验法则建议在传输線(xiàn)之间插入“保护走線(xiàn)”作為(wèi)控制電(diàn)容串扰的方法。如果这有(yǒu)效，為(wèi)什么有(yǒu)效？如果它有(yǒu)效，使用(yòng)这种方法有(yǒu)什么缺点吗？许多(duō)公司的“标准做法”是使用(yòng) 5 mil 線(xiàn)和 5 mil 间距布線(xiàn)。参考图 4，如果 PCB 按照这些规则布線(xiàn)，并且最近平面上方的高度為(wèi) 5 密耳（也很(hěn)常见），则串扰约為(wèi) 8%。如果这被确定為(wèi)过多(duō)并添加了保护跟踪，那会涉及什么？為(wèi)了给保护走線(xiàn)留出空间，需要添加 5 mil 空间和 5 mil 走線(xiàn)。现在，边缘到边缘的间隔是 15 密耳而不是 5 密耳，串扰小(xiǎo)于 1%。导致这种下降的不是保护痕迹。那是分(fēn)离。

添加保护走線(xiàn)的缺点是：这使得布線(xiàn)变得更加困难。警卫贸易不是障碍。它是一种谐振電(diàn)路，可(kě)以通过创建带通滤波器来增强串扰。

在并排布線(xiàn)中控制串扰的正确方法仅是分(fēn)离。

多(duō)排“接地”过孔

一些应用(yòng)筆(bǐ)记和专家提出的一种方法是在“关键”走線(xiàn)的两侧放置“接地”过孔以保护敏感的传输線(xiàn)。这种规则没有(yǒu)任何有(yǒu)效的证据。当被问及要使用(yòng)多(duō)少个通孔以及以什么间距使用(yòng)时，它也伴随着模糊的答(dá)案。如果它有(yǒu)用(yòng)且必要，那么我们每天设计的服務(wù)器和路由器都不可(kě)能(néng)实现，因為(wèi)所有(yǒu)这些过孔都没有(yǒu)足够的空间。这是一条虚假规则，不应使用(yòng)。一个压倒一切的观察是有(yǒu)效的设计规则有(yǒu)直接的证明。这个没有(yǒu)。

用(yòng)过欠路由控制反向串扰的方法

当完成上下布線(xiàn)时，其中一条传输線(xiàn)在一层中，而另一条在上层或下层中，耦合由電(diàn)场支配，就像在两条传输線(xiàn)之间连接了一个小(xiǎo)電(diàn)容器一样。耦合波形具有(yǒu)这种外观。随着现代逻辑的快速边缘，耦合的能(néng)量随着两条迹線(xiàn)之间的重叠增長(cháng)得如此之快，以至于它在非常短的运行中超过了允许的限制。

控制相邻信号层串扰的唯一安全方法是在 X 方向的一层中布線(xiàn)，在 Y 方向的另一层中布線(xiàn)。大多(duō)数 PCB 布局系统都能(néng)够将一层指定為(wèi) X，将另一层指定為(wèi) Y，以防止这种重叠。不幸的是，它们中的许多(duō)会时不时地违反此约束，因此设计人员需要在布線(xiàn)后仔细检查以确保遵循此规则。

计算串扰

有(yǒu)许多(duō)关于如何间隔走線(xiàn)以控制不同波频率和 PCB 设计的串扰的经验法则。其中包括：最近平面上方高度的三倍；走線(xiàn)宽度的两倍和走線(xiàn)宽度的四倍。这些听起来有(yǒu)点随意，而且确实如此。為(wèi)了确定需要多(duō)少间距，首先需要回答(dá)的问题是可(kě)以接受多(duō)少串扰噪声？由于 PCB 设计人员必须考虑许多(duō)因素，从電(diàn)路板尺寸、信号完整性或阻抗等等，这是一个重要的问题。这取决于几个因素，包括：受害迹線(xiàn)是否与幅度更高的另一条迹線(xiàn)相邻，或者它是否与具有(yǒu)相同幅度信号的另一条迹線(xiàn)并列？

确定可(kě)接受的噪声量

在本节末尾的参考文(wén)献 2 中，有(yǒu)一章是关于使用(yòng)噪声容限分(fēn)析创建设计规则的。在本节中，它表明逻辑系列的噪声预算被多(duō)个噪声源消耗。对于 CMOS，有(yǒu)四个主要噪声源。它们是：串扰、反射、Vdd 上的纹波，以及 IC 封装中的 Vdd 和地弹。一旦计算出最后三个的噪声量，就从逻辑系列的噪声容限中减去它，以得出可(kě)以容忍的串扰量。

一种确定串扰的分(fēn)析方法

有(yǒu)一些分(fēn)析工具允许人们计算两条传输線(xiàn)之间的建议几何结构将导致的串扰。图 6 是 Hyperlynx ®中一对传输線(xiàn)的屏幕截图，用(yòng)于计算建议几何结构的串扰。它是两个 CMOS 電(diàn)路，上一个激活，下一个设置為(wèi)逻辑 0。

图 6. 用(yòng)于计算串扰的電(diàn)路图

图 7 是一个屏幕，显示了如何指定走線(xiàn)之间的间隔，以及平面上方的走線(xiàn)宽度和高度。应该注意的是，走線(xiàn)宽度与串扰无关，一旦传输線(xiàn)的布線(xiàn)超出“临界長(cháng)度”，则只涉及边缘到边缘的间隔和最近平面上方的高度。

图 7. 显示图 6 中耦合对几何的屏幕

图 8 是驱动線(xiàn)从逻辑 1 切换到逻辑 0 时产生的一组波形。红色波形是驱动線(xiàn)上驱动器处的信号，紫色波形是驱动線(xiàn)上接收器处的信号. 平坦的黄線(xiàn)是逻辑 0 的受害線(xiàn)的输出，其上有(yǒu)凸起的波形是受害線(xiàn)的接收器端。

图 8. 图 6 中的驱动線(xiàn)路切换时的波形

受害線(xiàn)路上的噪声出现在受害線(xiàn)路的“前向”或接收端，似乎不是应该出现在受害線(xiàn)路“后向”端的反向串扰。这样做的原因是受害線(xiàn)的驱动端為(wèi)逻辑0，即短路。从传输線(xiàn)部分(fēn)可(kě)以看出，短路不吸收能(néng)量。相反，它们将其反射為(wèi)反向波形，如图 8 所示。传输線(xiàn)部分(fēn)的第二个观察结果是开路也不会吸收能(néng)量，而是将其双倍反射，如图 8 所示。

图 8 中的串扰幅度在 3.3 伏信号線(xiàn)上约為(wèi) 1 伏。这显然太大了。解决方案是返回设置高度和间距的屏幕并调整一个或两个，直到产生的串扰在设计窗口内。完成此分(fēn)析后，产生的串扰规则将是精确的，而不是某些任意经验法则的结果。

高速设计参考

“90 度角，最后的转弯” Doug Brooks 等人，印刷電(diàn)路设计，1998 年 1 月。

信号完整性-简化，Eric Bogatin，Prentice Hall，2004 年。

“逻辑電(diàn)路连接中的反射和串扰”，John A DeFalco，IEEE Spectrum，1970 年 7 月。

“第一次正确，高速 PCB 和系统设计实用(yòng)手册，第 1 和第 2 卷”，Zasio 和 Ritchey，Speeding Edge 2003 和 2006。