可(kě)测试性的PCB设计，以确保高产量和高质量

2020-06-15

為(wèi)可(kě)测试性实践实施正确的设计需要正确的设计软件和文(wén)档。由于可(kě)测试性设计对于复杂设计非常重要，因此有(yǒu)助于了解為(wèi)成功进行裸板测试和ICT而应在板上实施哪些测试结构。正确的测试结构和文(wén)档可(kě)以确保您的下一批复杂電(diàn)路板从制造/装配線(xiàn)中脱颖而出。

可(kě)测试性设计：考虑测试方法

可(kě)测试性设计是一种平衡行為(wèi)，需要适应不同的测试方法而不会影响功能(néng)。这可(kě)以很(hěn)简单，只需在布局中指定某些焊盘或通孔作為(wèi)测试点，即可(kě)在布局/示意图中注明预期的電(diàn)气功能(néng)（例如，電(diàn)压，電(diàn)流，電(diàn)阻或阻抗）。在某些情况下，您可(kě)能(néng)需要创建一个自定义焊盘作為(wèi)no-BOM组件，并在原理(lǐ)图中的网上指定一个特定的测试点。两种方法都适用(yòng)于大多(duō)数不是以极高的速度或频率运行的電(diàn)路。

以高速/高频运行或使用(yòng)专门的互连结构的更高级的设计，可(kě)以受益于放置专门用(yòng)于特定信号完整性测量的测试结构。如果需要在设计过程中确保高度精确的互连阻抗，则可(kě)能(néng)需要订購(gòu)具有(yǒu)预期互连结构的测试样片。这是在大规模生产電(diàn)路板之前验证设计关键部分(fēn)（布線(xiàn)和阻抗）的低成本方法。互连阻抗在線(xiàn)测试的补充是边界扫描（JTAG）测试。

要考虑的另一个方面是功能(néng)测试，这是成品板的最后测试線(xiàn)。这部分(fēn)测试是高度模块化的，需要适应各种不同的设计。在功能(néng)测试中，将检查電(diàn)路板的实际功能(néng)，这可(kě)能(néng)会涉及不同程度的复杂性。任何功能(néng)测试都需要针对您的制造商(shāng)进行仔细详细的介绍，并可(kě)能(néng)需要提供上装测试环境，嵌入式软件或其他(tā)设备以进行正确的测试。

测试点

测试点通常用(yòng)于裸板测试或ICT中，并被指定為(wèi)具有(yǒu)特定功能(néng)要求的关键点。您的测试点只是電(diàn)气触点，制造商(shāng)可(kě)以从网表或通过检查原理(lǐ)图来确定所需的裸板功能(néng)（例如，开路）。在ICT期间，可(kě)以在测试过程中使用(yòng)飞针式探头轻松测量電(diàn)路支路上的電(diàn)压，并将测量结果与您的设计要求进行比较。可(kě)以在原理(lǐ)图中的焊盘或过孔上指定测试点，也可(kě)以将它们作為(wèi)定制的焊盘放置在布局中。确保為(wèi)您的原理(lǐ)图添加测试点所需的任何電(diàn)气功能(néng)。

测试结构

尽管测试结构通常被设计用(yòng)于收集精确的信号完整性测量，但这更多(duō)地是包括定制焊盘的通用(yòng)术语。诸如定制垫之类的简单测试点在高频下可(kě)以像短截線(xiàn)（即天線(xiàn)）一样工作，因此在高频设计中并不需要它们，因為(wèi)它们会强烈辐射。但是，使用(yòng)标准化的测试结构可(kě)以进行高精度的在線(xiàn)信号完整性测试以及高速和高频率的裸板测试。

边界扫描测试

通常，通过利用(yòng)组件供应商(shāng)提供的软件，JTAG越来越多(duō)地用(yòng)于嵌入式系统的功能(néng)测试中，从而无需编写任何功能(néng)测试代码即可(kě)快速诊断互连上的问题。JTAG嵌入式测试（JET）是在嵌入式系统中的处理(lǐ)器上使用(yòng)标准JTAG端口进行功能(néng)测试的便捷方法。这样一来，嵌入式系统就可(kě)以在首次加電(diàn)时进行测试，而无需等待系统完全启动。

边界扫描的优势在于，它降低了测试点和用(yòng)于检查電(diàn)气行為(wèi)的验证结构的可(kě)靠性。大多(duō)数MCU / PLD / FPGA制造商(shāng)已将边界扫描逻辑和附加電(diàn)路与标准四線(xiàn)接口结合在一起，以便在系统中对其设备进行编程。将边界扫描带入功能(néng)测试对于评估HDI板，高层计数板，安装在BGA上的关键组件以及在内层上进行布線(xiàn)的功能(néng)以及其他(tā)现代设备的功能(néng)至关重要。