PCB 布局中的晶體(tǐ)振荡器保持频率稳定

2021-06-17

PCB 布局中的晶體(tǐ)振荡器保持频率稳定

随着现代生活变得越来越疯狂，我们需要跟踪几分(fēn)之一秒(miǎo)。電(diàn)子 pcb 布局晶體(tǐ)振荡器指南是使这成為(wèi)可(kě)能(néng)的秘诀。

施密特触发器或 555 定时器的输出时钟信号使用(yòng) RC 时间常数进行控制。使用(yòng)这些電(diàn)路的问题在于電(diàn)阻器和去耦電(diàn)容器的值不会随时间保持恒定。電(diàn)阻和電(diàn)容都会随着電(diàn)路板的温度而变化。组件也会随着老化而退化。这些因素导致时钟频率随时间漂移。

如果频率稳定性和精度至关重要，则晶體(tǐ)振荡器是更好的选择。切割成特定形状的石英晶體(tǐ)可(kě)以以特定的谐振频率振动，并且该频率对温度变化非常稳定。如果在 PCB 中正确放置和连接，晶體(tǐ)振荡器可(kě)以输出从 kHz 到 MHz 的稳定频率。

任何使用(yòng)时钟的数字系统都存在设计挑战。在 PCB 中尤其如此，其中寄生電(diàn)容和信号反射等问题会降低信号完整性。其中一些设计问题在高频下变得更加紧迫。幸运的是，有(yǒu)一些设计策略有(yǒu)助于保持设计中的信号完整性。

最小(xiǎo)化传播延迟和时钟偏差

逻辑電(diàn)路中的开关，尤其是 TTL 和 CMOS 逻辑器件，会导致传播延迟在时钟输出的下游累积。虽然这往往是纳秒(miǎo)级的，但它变得与高频電(diàn)路中的时钟脉冲宽度相当。

无论设备中使用(yòng)的时钟如何，都可(kě)能(néng)发生时钟偏差。当时钟信号路由到各种電(diàn)子元件时，走線(xiàn)長(cháng)度的变化会导致时间延迟累积。当时钟偏移与传播延迟相结合时，并行走線(xiàn)中的时钟脉冲之间的不匹配可(kě)能(néng)会很(hěn)严重。

时钟偏差和传播延迟可(kě)以通过调整信号走線(xiàn)的長(cháng)度来补偿。应使连续组件之间的差分(fēn)走線(xiàn)長(cháng)度相等，以最大限度地减少时钟偏差。某些平行走線(xiàn)可(kě)能(néng)包含不同数量的组件，在您的印刷電(diàn)路板上放置走線(xiàn)时，应考虑每个组件的传播延迟。

通过匹配并行走線(xiàn)避免时钟偏移

地平面放置

一些 PCB 设计人员可(kě)能(néng)倾向于直接在接地平面上运行電(diàn)源和信号走線(xiàn)。不建议这样做，因為(wèi)不正确的接地平面放置会导致您的时钟電(diàn)路用(yòng)作天線(xiàn)。该電(diàn)路不仅容易受到外部 EMI 的影响，而且该電(diàn)路还会产生 RF 辐射，从而在附近的其他(tā)電(diàn)路中引起 EMI。

对于特定的时钟频率，地平面的厚度仅為(wèi) 1/2 波長(cháng)。由于晶體(tǐ)振荡器是一个真正的宽带電(diàn)流源，时钟信号及其返回電(diàn)流都包含一个高频分(fēn)量带。如果允许这些電(diàn)流流过接地层，则您刚刚创建了一个中心馈電(diàn)贴片天線(xiàn)。

如果时钟信号频带与地平面谐振频率之一重叠，则地平面中会产生强電(diàn)流。但是，如果将電(diàn)源层和接地层分(fēn)开，高频電(diàn)流环路引起的辐射会减少。这也将降低对外部 EMI 的敏感性。

接地层和電(diàn)源层分(fēn)开以减少 EMI

使用(yòng)正确的電(diàn)容器

可(kě)以通过使用(yòng)两个電(diàn)容器来保持来自晶體(tǐ)振荡器的信号完整性。一个应该连接在高压引脚和地平面之间，另一个连接在地引脚和地平面之间。您需要将電(diàn)容器与您选择的特定晶體(tǐ)相匹配。不同的振荡器型号所需的電(diàn)容也不同，即使是同一制造商(shāng)也是如此。

您的晶體(tǐ)振荡器将包含负载電(diàn)容规格（通常為(wèi) 20 到 50 pF），您可(kě)以使用(yòng)它来确定与晶體(tǐ)一起使用(yòng)的電(diàn)容器。每个電(diàn)容器应该是负载電(diàn)容值的两倍，减去任何杂散電(diàn)容。杂散電(diàn)容值往往是几个 pF。当您在时钟信号走線(xiàn)和電(diàn)路板上的其他(tā) IC 之间建立连接时，不要忘记包括旁路電(diàn)容器。

避免时钟信号線(xiàn)上的过孔

过孔可(kě)以作為(wèi)走線(xiàn)中的電(diàn)容或電(diàn)感不连续点。这意味着承载时钟信号的走線(xiàn)可(kě)能(néng)会从过孔反射并导致信号完整性问题。如果可(kě)能(néng)，建议不要通过过孔路由晶體(tǐ)振荡器产生的高频信号。如果必须使用(yòng)通孔以保持形状因数，则走線(xiàn)和通孔必须阻抗匹配以防止反射。

通孔和走線(xiàn)之间的阻抗匹配可(kě)以通过最小(xiǎo)化或消除通孔中的短截線(xiàn)来实现。未使用(yòng)的短截線(xiàn)就像一条未端接的传输線(xiàn)，其谐振频率附近的信号显着下降。短桩通常没有(yǒu)任何有(yǒu)用(yòng)的用(yòng)途，可(kě)以通过背钻去除。然而，背钻需要额外的制造步骤并且会增加制造成本。