PCB设计关于MEC及EMI总结

2020-03-11

EMI指的是電(diàn)子系统对外界所产生電(diàn)磁辐射或干扰的强度。

EMC指的是对電(diàn)子产品在電(diàn)磁场方面干扰大小(xiǎo)（EMI）和抗干扰能(néng)力（EMS）。

電(diàn)磁干扰、噪声产生和信号传输不良是造成電(diàn)子線(xiàn)路故障的主要原因。据估计，由原型PCB電(diàn)路的電(diàn)磁干扰(EMI)引起的故障率高达50%。较差的電(diàn)路设计是导致不必要電(diàn)磁辐射或易感性的最终原因。5G的到来将进一步推动未来几年对无EMI PCB的需求。

下面我们探讨PCB设计中如何避免MEI的产生和MEC兼容性问题：

一、 電(diàn)源線(xiàn)布局

1、根据電(diàn)源電(diàn)流大小(xiǎo)，计算出布線(xiàn)宽度，并尽可(kě)能(néng)加宽。

2、電(diàn)源線(xiàn)和地線(xiàn)的方向应与数据传输方向一致。

3、在電(diàn)源的输入端加上解耦電(diàn)容，一般设置為(wèi)10~100uF。

二、地線(xiàn)布局

1、数字地和模拟地进行分(fēn)离

数字地和模拟地最终要连接在一起，有(yǒu)四种方法解决此问题：①    用(yòng)磁珠连接；②用(yòng)電(diàn)容连接；③用(yòng)電(diàn)感连接；④用(yòng)0欧姆電(diàn)阻连接。

磁珠，等效電(diàn)路相当于带阻限波器，只对某个频点的噪声有(yǒu)抑制作用(yòng)，使用(yòng)时需要预先估计噪声频率，以便选用(yòng)适当型号。对于频率不确定或无法预知的情况，用(yòng)磁珠连接不合理(lǐ)。

電(diàn)容，隔直通交，造成浮地，没效果。

電(diàn)感，體(tǐ)积较大，杂散参数多(duō)，不稳定。

0欧電(diàn)阻，相当于很(hěn)窄的電(diàn)流通路，能(néng)够有(yǒu)效地限制环路電(diàn)流，使噪声得到抑制。電(diàn)阻在所有(yǒu)频带上都有(yǒu)衰减作用(yòng)(0欧電(diàn)阻也有(yǒu)阻抗)，这点比磁珠强。

2、接地線(xiàn)尽量加宽或加厚，使其能(néng)通过计算出電(diàn)流的3倍，一般我2~3mm。

3、地線(xiàn)应尽量形成死循环回路，减小(xiǎo)地線(xiàn)压差。

三、解耦電(diàn)容

1、為(wèi)每个IC的VCC和GND都并联一个0.01uF~0.1uF陶瓷電(diàn)容。

2、抗噪声能(néng)力弱、关断電(diàn)流变化大的器件，及ROM和RAM，在VCC和GND间并联電(diàn)容，进行解耦。

3、单片机的Reset引脚加0.01uF解耦電(diàn)容。

4、解耦電(diàn)容的走線(xiàn)不能(néng)太長(cháng)，特别是高频旁路電(diàn)容的走線(xiàn)。

5、電(diàn)源的输入端加上解耦電(diàn)容，一般设置為(wèi)10~100uF。

電(diàn)源与集成電(diàn)路之间的解耦電(diàn)容有(yǒu)两方面作用(yòng)：①集成電(diàn)路储能(néng)電(diàn)容；②绕过器件的高频噪声。

一般情况下，解耦電(diàn)容的大小(xiǎo)為(wèi)C=1/F，F為(wèi)数据传输频率，0.1uF对应10Mhz，0.01对应100Mhz。典型的解耦電(diàn)容是0.1uF，其分(fēn)布電(diàn)感典型值是5uH，并联共振频率是7Mhz。也就是说对10Mhz一下的噪声有(yǒu)良好解耦效果，对于40Mhz以上的噪声几乎没有(yǒu)什么作用(yòng)。解耦電(diàn)容的管教尽量短，長(cháng)引脚会引起解耦電(diàn)容自谐振。例如：当1nF陶瓷贴片電(diàn)容引脚長(cháng)6.3mm时，其自谐振频率是35Mhz，当引脚長(cháng)度我12.6mm时，自谐振频率约為(wèi)32Mhz。

四、器件布置

1、晶振、时钟、CPU时钟输入端等尽量遠(yuǎn)离其他(tā)低频器件；

2、大電(diàn)流走線(xiàn)和信号走線(xiàn)尽量遠(yuǎn)离逻辑電(diàn)路器件；

3、pcb電(diàn)路板在机箱中运行时，发热器件尽量放在机箱的顶部。

五、PCB抗干扰设计

1、IO驱动線(xiàn)采用(yòng)串联電(diàn)阻法，降低控制電(diàn)路電(diàn)位上下跳变速度，减少信号反射；

2、时钟線(xiàn)的周围用(yòng)地線(xiàn)包裹，以及时钟線(xiàn)尽量的短；

3、I/O驱动電(diàn)路尽可(kě)能(néng)的靠近PCB板的边缘，对进入PCB板的信号进行滤波，对来自高噪声區(qū)的信号进行滤波；

4、对未使用(yòng)的门電(diàn)路输出端不应挂起。未使用(yòng)的运放電(diàn)路的正输入接地，负输入接在输出端上；

5、尽量使用(yòng)45度折線(xiàn)代替90度折線(xiàn)，减少高频信号的外部传输和耦合；

6、采用(yòng)垂直布線(xiàn)，垂直于I/O線(xiàn)的时钟線(xiàn)小(xiǎo)于平行于IO線(xiàn)的时钟干扰；

7、元器件的引脚引線(xiàn)尽可(kě)能(néng)的短，降低耦合或干扰；

8、不要在石英晶振或易受干扰的器件下面布線(xiàn)；

9、不要在弱信号或低频信号的周围形成電(diàn)流回路。

六、其它

1、总線(xiàn)加上10K上拉或下拉電(diàn)阻，抗干扰比较好；

2、每个地址線(xiàn)的線(xiàn)長(cháng)尽可(kě)能(néng)的短，抗干扰比较好；

3、对于2层PCB板，两侧的布線(xiàn)尽量垂直；

4、未使用(yòng)的引脚通过上拉電(diàn)阻（约10K）连接到GND或VCC引脚上；

5、发热的元件尽量离开IC、晶振、電(diàn)解電(diàn)容等容易受到影响的器件；

6、抑制大功率器件对单片机等数字器件的干扰及数字電(diàn)路对模拟電(diàn)路的干扰，用(yòng)高频扼流線(xiàn)圈连接模拟地和数字地。

7、電(diàn)源線(xiàn)、交流線(xiàn)、信号線(xiàn)要做到分(fēn)离开。電(diàn)源線(xiàn)和交流線(xiàn)尽量另布一个PCB板。

8、一个过孔引起大约0.6pF的電(diàn)容，一个集成電(diàn)路的封装材料引起2-10pF的分(fēn)布電(diàn)容，一个接插件引起约有(yǒu)520uF的分(fēn)布電(diàn)感，一个双列直插24引脚的集成電(diàn)路插座引起4-18uF的分(fēn)布電(diàn)感。