您应该使用(yòng)紧密还是松散的差分(fēn)对间距和耦合？

2022-04-19

您应该使用(yòng)紧密还是松散的差分(fēn)对间距和耦合？

我们收到很(hěn)多(duō)关于走線(xiàn)阻抗以及如何计算正确的走線(xiàn)尺寸以达到可(kě)制造PCB中特定阻抗的问题。与确定单端走線(xiàn)的适当走線(xiàn)宽度同样重要的是确定差分(fēn)对中两条走線(xiàn)之间的适当间距。所以问题是，差分(fēn)对中的走線(xiàn)彼此之间需要有(yǒu)多(duō)近，“紧密耦合”的需求真的有(yǒu)必要吗？

该设计指南的有(yǒu)趣之处在于，它可(kě)能(néng)是唯一定义最差的PCB设计经验法则。究竟什么是数字意义上的“松耦合”或“紧耦合”？如果你问10位不同的信号完整性专家，你会得到 20 个不同的答(dá)案！

在本文(wén)中，我们希望更接近真实地描述紧耦合与松耦合的差分(fēn)对间距，以及差分(fēn)对间距如何影响阻抗、差模噪声、共模接收等因素噪声和终止。正如我们将看到的，关注紧密耦合（无论它是什么意思）有(yǒu)其优点，但它经常被认為(wèi)是必要的，原因是错误的。

差分(fēn)对间距如何影响信号完整性

让我们看看我上面提到的每个维度，看看差分(fēn)对间距在哪里发挥作用(yòng)，以及如何设置合适的值。

阻抗

差分(fēn)对中受间距影响的主要参数是阻抗。差分(fēn)对的阻抗取决于每条走線(xiàn)的自電(diàn)容和自感，以及每条走線(xiàn)之间的互電(diàn)容和互感。这意味着不同 l 对的典型阻抗公式需要分(fēn)解為(wèi)奇阻抗和差分(fēn)阻抗，定义如下：

奇模和差模阻抗公式。

互感和電(diàn)容的存在分(fēn)别為(wèi)两对提供等效的总電(diàn)感和電(diàn)容。在上面的方程中，我们忽略了损耗（传输線(xiàn)阻抗方程中的 R 和 G），但没关系，这里的重点是注意间距。

差分(fēn)对中的两条走線(xiàn)之间存在互感和電(diàn)容。

将線(xiàn)对放置得越近，差分(fēn)阻抗就越小(xiǎo)，因為(wèi)L M和C M变大。当间距趋于无穷大时，L M和C M都收敛到零。

换句话说，如果您的设计要达到差分(fēn)阻抗目标（例如在标准中指定或通过测量确定），那么您不能(néng)将两对放在一起太近，否则您将不会违反阻抗目标作為(wèi)差分(fēn)阻抗会太小(xiǎo)。然而，较小(xiǎo)的间距会使沿線(xiàn)路長(cháng)度的两条走線(xiàn)之间的電(diàn)场和磁场集中，从而增加损耗。

两条走線(xiàn)之间的互感和互電(diàn)容不容易计算，也没有(yǒu)可(kě)以使用(yòng)的简单封闭式公式。一些研究文(wén)章中有(yǒu)一些较長(cháng)的公式，但它们非常冗長(cháng)且笨拙。更好的选择是使用(yòng)带有(yǒu)内置计算器的叠加编辑器。这种类型的实用(yòng)程序通常使用(yòng)電(diàn)磁场求解器来确定差分(fēn)对的阻抗，而不是确定互電(diàn)容和電(diàn)感。

共模噪声抑制

差分(fēn)对有(yǒu)时被描述為(wèi)不受串扰的影响，尽管并不总是说明这是来自单端信号还是差分(fēn)信号。无论如何，事实是差分(fēn)对不能(néng)免受来自差模噪声源或共模噪声源的串扰的影响。

以串扰形式产生的共模噪声又(yòu)如何呢(ne)？如果您正在查看在附近差分(fēn)模式对中感应出信号的单端干扰源走線(xiàn)，那么现实情况是，无论您将两条走線(xiàn)在差分(fēn)模式中的布線(xiàn)有(yǒu)多(duō)紧密，您都无法保证完全抑制共模噪声。一对。然而，更紧密的耦合确实有(yǒu)帮助。

要了解原因，我们只需要看看来自单端攻击者轨迹的场如何在空间中分(fēn)布。因為(wèi)场随着距离走線(xiàn)的距离而衰减，所以差分(fēn)对中较近的走線(xiàn)比较遠(yuǎn)的走線(xiàn)接收到更多(duō)的噪声。

干扰源迹線(xiàn)辐射的场随着距离的增加而变弱，因此差分(fēn)对中的每条迹線(xiàn)接收到的噪声可(kě)能(néng)不相等，并且无法被差分(fēn)接收器完全消除。

在这里，我认為(wèi)最佳解决方案是将单端走線(xiàn)从差分(fēn)对移得更遠(yuǎn)，而不是仅仅将差分(fēn)对放在一起。如果这不是一个可(kě)行的解决方案，那么更小(xiǎo)的间距将产生相同的效果，但沿差分(fēn)对的损耗更高。

差模EMI

还有(yǒu)一个神话是差分(fēn)对不发射EMI。这也是不真实的；如果这是真的，那么我们将无法测量差分(fēn)串扰。然而，来自差分(fēn)对的辐射EMI处于差模状态，因此它的强度低于单端迹線(xiàn)或一组迹線(xiàn)发出的噪声。这就是您可(kě)以在差分(fēn)链路上运行超高速串行数据而不会不断失败 EMC 测试的原因之一：与通过单条迹線(xiàn)发送数据相比，噪声要小(xiǎo)得多(duō)。

因為(wèi)只有(yǒu)在長(cháng)差分(fēn)对上路由串行数据时，差分(fēn)EMI才是一个问题，所以您可(kě)能(néng)想将差分(fēn)对靠得更近以抵消噪声。我要再次声明损失（插入损失）在这种情况下更為(wèi)重要。在需要使用(yòng)差分(fēn)对的長(cháng)链路中，损耗将主导通道行為(wèi)，因此最好选择更大的间距。如果通道一开始就设计正确，那么即使数字比特流的上升时间非常快（低于10ps），您也不应该遇到极端的辐射噪声问题。

為(wèi)什么要关注间距和長(cháng)度匹配？

在遥遠(yuǎn)的过去，在设计人员使用(yòng)大量CAD工具和专业電(diàn)子设计软件之前，对差分(fēn)对应用(yòng)長(cháng)度匹配和一致间距是一个耗时的过程。如今，PCB设计人员被CAD工具宠坏了，这些工具可(kě)以非常轻松地将長(cháng)度匹配部分(fēn)应用(yòng)于差分(fēn)对。与您的布線(xiàn)工具接口的设计规则也使得在差分(fēn)对中的每条迹線(xiàn)之间应用(yòng)一致的间距变得非常容易，如果需要，包括非常紧密的间距。

尽管在传统端接方法和差分(fēn)阻抗目标的范围内可(kě)能(néng)没有(yǒu)必要，但我们看到了使用(yòng)小(xiǎo)间距的几个原因：

降低差模噪声发射和差分(fēn)串扰

将噪声作為(wèi)真正的共模噪声接收的可(kě)能(néng)性更高

对之间发射的差模噪声更低

然而，与普遍的看法相反，端接不需要选择尽可(kě)能(néng)小(xiǎo)的间距，这会增加沿線(xiàn)对長(cháng)度的损耗。终止是一个很(hěn)長(cháng)的讨论。主要内容是端接将差分(fēn)对视為(wèi)两个单端信号，而不是某些差分(fēn)阻抗。

当您需要在设计中设置和维护差分(fēn)对间距和特定阻抗目标时，请使用(yòng)Altium Designer ®中的全套PCB布線(xiàn)和仿真功能(néng)。集成布線(xiàn)工具為(wèi)您提供完成物(wù)理(lǐ)布局所需的一切，同时保持几何规则和阻抗目标。