如何消除高速设计中的寄生電(diàn)容

2021-01-25

作為(wèi)PCB设计人员，您可(kě)能(néng)知道另一种寄生虫-寄生電(diàn)容。尽管您不必担心電(diàn)路中的生物(wù)寄生虫，但了解如何去除寄生電(diàn)容可(kě)以帮助改善信号完整性和PCB设计中的性能(néng)。 

什么是寄生電(diàn)容？

寄生電(diàn)容是一种现象，其中電(diàn)路中的元素实际上不是電(diàn)容器时，其行為(wèi)就像電(diàn)容器一样。如果您重新(xīn)审视電(diàn)容器的基础知识，则更容易理(lǐ)解寄生電(diàn)容的概念。 

電(diàn)容器由被绝缘材料隔开的两个导電(diàn)元件组成。当两个导體(tǐ)都由差分(fēn)電(diàn)势驱动时，電(diàn)荷会在两个导體(tǐ)上累积。积累的電(diàn)荷以電(diàn)容C = q / V表示。 

物(wù)理(lǐ)電(diàn)容器是根据上述原理(lǐ)构造的，目的是在電(diàn)路中蓄积電(diàn)荷。然而，電(diàn)容也可(kě)以存在于電(diàn)路的元件之间，只要元件在要求的距离内以在它们之间形成電(diàn)荷即可(kě)。 

電(diàn)路中形成的意外電(diàn)容称為(wèi)寄生電(diàn)容。寄生電(diàn)容会在两个导體(tǐ)，焊盘，导體(tǐ)和相邻的接地层之间，或者在满足建立電(diàn)荷标准的任何两个元素之间产生。当電(diàn)路的各个部分(fēn)彼此靠近且处于两个不同的電(diàn)压電(diàn)平时，寄生電(diàn)容的可(kě)能(néng)性最大。

导體(tǐ)之间的寄生電(diàn)容是面积与距离的关系。 

上图显示了電(diàn)容如何在電(diàn)路中的两个导體(tǐ)之间形成。当导體(tǐ)置于不同的電(diàn)位水平时，积累的電(diàn)荷由以下公式确定：

C ＝（Ɛ×a）/ d，其中Ɛ是导體(tǐ)之间的绝缘體(tǐ)的介電(diàn)常数。 

寄生電(diàn)容如何影响電(diàn)路？

在高频下，寄生電(diàn)容会导致短路。

電(diàn)路中很(hěn)可(kě)能(néng)存在寄生電(diàn)容，对于低频设计，它不太可(kě)能(néng)引起任何重大问题。但是，在高速设计中，寄生電(diàn)容可(kě)能(néng)是一个主要问题。

随着频率的增加，電(diàn)容器的行為(wèi)发生变化，最终导致短路。当高速信号流经其中一个元件时，您可(kě)以从寄生電(diàn)容中得到相同的结果。 

在放大器设计中，在输入和输出之间形成的寄生電(diàn)容会导致有(yǒu)害的反馈。当在高频下工作时，通常的开路路径会导通，并在放大器電(diàn)路中引起不良振荡或寄生振荡。

寄生電(diàn)容对于两个相邻的导體(tǐ)可(kě)能(néng)很(hěn)麻烦。当一根导線(xiàn)传输高频信号时，会向另一根导線(xiàn)引入串扰。较高的寄生電(diàn)容会导致较高的EMI噪声。

寄生電(diàn)容不仅会产生干扰，而且还会影响信号本身的完整性。例如，寄生電(diàn)容会在导體(tǐ)和接地层之间建立。在高频下，两个元件都会发生短路，并会改变导體(tǐ)上的信号。 

如何消除寄生電(diàn)容

去除内层接地层有(yǒu)助于减小(xiǎo)寄生電(diàn)容。

考虑到许多(duō)PCB设计中電(diàn)路密度的持续增長(cháng)方式，因此不可(kě)能(néng)消除寄生電(diàn)容。但是，您可(kě)以通过应用(yòng)这些策略来降低其影响。

1.增加导體(tǐ)之间的间隙

如果可(kě)能(néng)，请在设计中的走線(xiàn)之间留出更大的间距。電(diàn)容与导體(tǐ)之间的距离成反比。较大的间隙将减少寄生電(diàn)容和交叉耦合等影响。

2.正确使用(yòng)接地层

虽然建议使用(yòng)内层接地层来减少杂散電(diàn)感，EMI和散热，但请记住，它也可(kě)能(néng)会增加寄生電(diàn)容。在用(yòng)接地层覆盖整个内层之前，请考虑其优缺点。

3.减少过孔

在构建紧凑的PCB时，过孔非常有(yǒu)用(yòng)，但是过孔会引入大量的寄生電(diàn)容。谨慎使用(yòng)过孔，并尽量避免在高速走線(xiàn)上留下任何痕迹。