24小(xiǎo)时联系電(diàn)话:18217114652、13661815404
中文(wén)
- 您当前的位置：
- 首页>
- 電(diàn)子资讯>
- 技术专题>
- 实用(yòng)的電(diàn)路设计要点
技术专题
实用(yòng)的電(diàn)路设计要点
实用(yòng)電(diàn)路设计方法有(yǒu)如下：
1、PCB选材，选择PCB 板材必须在满足设计需求和可(kě)量产性及成本中间取得平衡点。设计需求包含電(diàn)气和机构这两部分(fēn)。通常在设计非常高速的 PCB 板子(大于 GHz 的频率)时这材质问题会比较重要。
2、避免高频干扰，避免高频干扰的基本思路是尽量降低高频信号電(diàn)磁场的干扰，也就是所谓的串扰(Crosstalk)。可(kě)用(yòng)拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
3、差分(fēn)布線(xiàn)，差分(fēn)对的布線(xiàn)有(yǒu)两点要注意，一是两条線(xiàn)的長(cháng)度要尽量一样長(cháng)，另一是两線(xiàn)的间距(此间距由差分(fēn)阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有(yǒu)两种，一為(wèi)两条線(xiàn)走在同一走線(xiàn)层(side-by-side)，一為(wèi)两条線(xiàn)走在上下相邻两层(over-under)。一般以前者 side-by-side(并排, 并肩) 实现的方式较多(duō)。
4、接收端差分(fēn)線(xiàn)对间的匹配電(diàn)阻通常会加, 其值应等于差分(fēn)阻抗的值。这样信号质量会好些。
5、避免布線(xiàn)中的理(lǐ)论冲突。基本上, 将模/数地分(fēn)割隔离是对的。 要注意的是信号走線(xiàn)尽量不要跨过有(yǒu)分(fēn)割的地方(moat), 还有(yǒu)不要让電(diàn)源和信号的回流電(diàn)流路径(returning current path)变太大。
6、一般在空白區(qū)域的敷铜绝大部分(fēn)情况是接地。 只是在高速信号線(xiàn)旁敷铜时要注意敷铜与信号線(xiàn)的距离， 因為(wèi)所敷的铜会降低一点走線(xiàn)的特性阻抗。也要注意不要影响到它层的特性阻抗。
7、在電(diàn)路板中添加测试点。原则上测试点越小(xiǎo)越好(当然还要满足测试机具的要求)分(fēn)支越短越好。
8、各个 PCB 板子相互连接之间的信号或電(diàn)源在动作时，例如 A 板子有(yǒu)電(diàn)源或信号送到 B 板子，一定会有(yǒu)等量的電(diàn)流从地层流回到 A 板子 (此為(wèi) Kirchoff current law)。这地层上的電(diàn)流会找阻抗最小(xiǎo)的地方流回去。所以，在各个不管是電(diàn)源或信号相互连接的接口处，分(fēn)配给地层的管脚数不能(néng)太少，以降低阻抗，这样可(kě)以降低地层上的噪声。另外，也可(kě)以分(fēn)析整个電(diàn)流环路，尤其是電(diàn)流较大的部分(fēn)，调整地层或地線(xiàn)的接法，来控制電(diàn)流的走法(例如，在某处制造低阻抗，让大部分(fēn)的電(diàn)流从这个地方走)，降低对其它较敏感信号的影响。
9、选择 PCB 与外壳接地点选择的原则是利用(yòng) chassis ground 提供低阻抗的路径给回流電(diàn)流(returning current)及控制此回流電(diàn)流的路径。例如，通常在高频器件或时钟产生器附近可(kě)以借固定用(yòng)的螺丝将 PCB的地层与 chassis ground 做连接，以尽量缩小(xiǎo)整个電(diàn)流回路面积，也就减少電(diàn)磁辐射。
10、在设计高速高密度 PCB 时，串扰(crosstalk interference)确实是要特别注意的，因為(wèi)它对时序(timing)与信号完整性(signal integrity)有(yǒu)很(hěn)大的影响。以下提供几个注意的地方：控制走線(xiàn)特性阻抗的连续与匹配。走線(xiàn)间距的大小(xiǎo)。一般常看到的间距為(wèi)两倍線(xiàn)宽。可(kě)以透过仿真来知道走線(xiàn)间距对时序及信号完整性的影响，找出可(kě)容忍的最小(xiǎo)间距。不同芯片信号的结果可(kě)能(néng)不同。