两个具有(yǒu)50欧姆阻抗的替代4层PCB 堆叠

2021-10-15

两个具有(yǒu)50欧姆阻抗的替代4层PCB 堆叠

从 2 层板升级到 4 层板的新(xīn)设计师可(kě)能(néng)已经准备好开始使用(yòng)電(diàn)源和接地层，并且大多(duō)数制造商(shāng)都会提供标准叠层来帮助您构建设计。您经常会看到推荐的基本叠层是 SIG/GND/PWR/SIG 类型的叠层，其中内部层是平面或大多(duō)边形。对于许多(duō)类型的设计，只要不犯一些简单的布局和布線(xiàn)错误就可(kě)以了。

如果您需要执行更高级的操作，例如在電(diàn)路板两侧放置和布線(xiàn)高速组件，则需要使用(yòng)替代叠层。导致基本 4 层堆叠的典型布線(xiàn)错误涉及在表层之间布線(xiàn)高速信号而没有(yǒu)提供清晰的返回路径，从而导致電(diàn)路板产生大量辐射 EMI。相反，您应该使用(yòng)这些替代的 4 层叠层之一来创建您的 PCB叠层和布局。

堆叠 #1：GND/SIG+PWR/SIG+PWR/GND

该叠层在外层使用(yòng)接地以提供对外部 EMI 的高屏蔽。它还可(kě)以為(wèi) ESD 返回 GND 并最终返回到设备底盘或接地提供一个很(hěn)好的简单路径，而无需遵循通过通孔到达内部层的路径。从 EMI 和 ESD 的角度来看，这种类型的设计，外层接地，低阻抗直接连接到 GND，绝对是最安全的设计。如果需要，它还可(kě)以很(hěn)好地扩展到更高的层数。

这种叠层提供了对外部噪声的高屏蔽，但对抑制不同层上高速信号之间的内部噪声（串扰）几乎没有(yǒu)作用(yòng)。

这种叠层的潜在问题是不同层上的信号之间的串扰。通常情况下，電(diàn)路板中的粗芯约為(wèi) 40 密耳左右，但这不一定足以保证走線(xiàn)不会收到串扰，尤其是在高速情况下。防止電(diàn)感串扰的最佳方法是在不同层上使用(yòng)正交布線(xiàn)。此外，请勿将其用(yòng)于过高速度的信号或高频，否则您可(kě)能(néng)会看到信号层之间的電(diàn)容串扰（在高功率 GHz 频率下更是如此）。

要消除串扰问题，请考虑如下所示反转此叠层。

堆叠 #2：SIG+PWR/GND/GND/SIG+PWR

对我来说，这种叠层更可(kě)取，特别是对于任何需要在電(diàn)路板的两个表面层之间传输高速信号的電(diàn)路板。这个叠加只是前一个叠加的倒置。然而，它的功能(néng)是不同的，它并不一定意味着提供与外部噪声源的高度隔离。相反，它是需要高速组件和電(diàn)路板两侧布線(xiàn)的系统的更好选择。為(wèi) 50 欧姆控制阻抗设计这种4 层叠层也很(hěn)容易。最后，确保在进行信号转换的任何地方将 GND 平面与附近的过孔连接。

在 SIG+PWR/GND/GND/SIG+PWR 叠层中，PWR 平面中的数字返回電(diàn)流可(kě)能(néng)会沿着一个非常大的回路返回接地。一种路径是通过最近的去電(diàn)容，但这并不能(néng)消除低频 EMI。

这种叠层的折衷是对外层信号的屏蔽较低。電(diàn)路板每一侧的信号相互屏蔽，但不受外部辐射源的影响。这种叠层还有(yǒu)另一个优势，即您可(kě)以直接布線(xiàn)到组件中，而无需切割地平面。总體(tǐ)而言，与标准 SIG/PWR/GND/SIG 叠层相比，此叠层和之前的叠层的这些优势非常适合在两个表面上布線(xiàn)的高速设计。

為(wèi)什么这些堆叠更适合单端高速信号

4 层板的标准 SIG/PWR/GND/SIG 叠层仍然适用(yòng)于高速，但您只能(néng)在板的一侧可(kě)靠地支持中到高速数字。这是由于 SIG/GND 层对非常适合数字信号；与GND层相邻的信号层是应该用(yòng)于数字的层，原因如下：

受控阻抗： GND 层和 SIG 层之间的紧密间距允许您将受控阻抗单端走線(xiàn)定义為(wèi) 50 欧姆（或某些其他(tā)阻抗），而不会使走線(xiàn)过宽。

屏蔽： SIG+PWR/GND/GND/SIG+PWR叠层对内部噪声和层间串扰的屏蔽能(néng)力最高，而反向叠层对外部噪声的屏蔽能(néng)力最高，但如果布線(xiàn)不正确，则会产生内部串扰.

清晰的返回路径：電(diàn)容耦合返回路径具有(yǒu)低阻抗，因為(wèi)它直接在接地层中被激发。将此与 SIG/PWR 层对形成对比，后者呈现高阻抗返回路径或产生 EMI 的非常大的返回電(diàn)流环路。

您将看到使用(yòng)这些替代堆栈之一的最大原因是此列表中的最后一点，需要提供返回路径。電(diàn)源平面中感应的返回路径是不可(kě)预测的，并且可(kě)能(néng)非常大。

在 SIG/PWR/GND/SIG 叠层中，PWR 平面中的数字返回電(diàn)流可(kě)能(néng)会沿着非常大的回路返回接地。一种路径是通过最近的去電(diàn)容，但这并不能(néng)消除低频 EMI。

為(wèi)了尝试减少数字信号返回路径的环路面积和阻抗，一个创可(kě)贴可(kě)能(néng)是在電(diàn)源平面上方的走線(xiàn)周围的表层上放置一些覆铜。但是，走線(xiàn)和信号之间的電(diàn)容耦合可(kě)能(néng)很(hěn)弱，并且不能(néng)保证大幅降低 EMI。

尽管您只有(yǒu)一个理(lǐ)想的数字信号层而不是两层，但标准的 SIG/PWR/GND/SIG 叠层还有(yǒu)其他(tā)优点。使用(yòng)专用(yòng)電(diàn)源平面，您仍然可(kě)以路由比用(yòng)于路由電(diàn)源的覆铜更高的電(diàn)流；这在需要一些数字控制電(diàn)路的電(diàn)力系统中很(hěn)有(yǒu)用(yòng)。背层可(kě)用(yòng)于固定各种其他(tā)组件，如连接器或无源器件。

标准 4 层堆叠设计的重要要点，尤其是在 4 层電(diàn)路板中放置電(diàn)源时，是这样的：包括专用(yòng)電(diàn)源层不会导致您的设计自动通过 EMC 测试。但是，不要仅仅因為(wèi)您在统一的電(diàn)源平面上布線(xiàn)就假设您可(kě)以随意布線(xiàn)您的数字信号。了解返回路径如何在電(diàn)源平面中传播以及它最终如何通过高阻抗返回路径耦合回地面更為(wèi)重要。

无论您想要构建哪种类型的 4 层 PCB叠层，CircuitMaker 中易于使用(yòng)的设计工具都可(kě)以帮助您快速自定义叠层并创建您的 PCB布局。所有(yǒu) CircuitMaker 用(yòng)户都可(kě)以创建将设计从构思转变為(wèi)生产所需的原理(lǐ)图、PCB布局和制造文(wén)档。用(yòng)户还可(kě)以访问 Altium 365 平台上的个人工作區(qū)，在那里他(tā)们可(kě)以在云端上传和存储设计数据，并在安全平台上通过网络浏览器轻松查看项目。