電(diàn)源系统的PFC電(diàn)路设计和布局

2020-09-29

就像我们希望的那样，输入到PCB的電(diàn)源并不总是干净的DC或正弦信号。来自整流器的直流電(diàn)将在输出電(diàn)容器上产生一些纹波，交流電(diàn)信号可(kě)能(néng)包含噪声或不完美的正弦波。有(yǒu)一些方法可(kě)以纠正这些问题，方法是选择正确的滤波電(diàn)路，或者对输入波进行整形以产生向系统负载输出的最大功率。

如果您使用(yòng)的是交流電(diàn)源系统，则可(kě)能(néng)需要功率因数校正（PFC）来减少電(diàn)源上的電(diàn)流/功率消耗或增加负载的可(kě)用(yòng)功率。虽然PFC電(diàn)路可(kě)用(yòng)作IC，但它们不能(néng)满足更高電(diàn)压/更高電(diàn)流系统的需求。您需要在PCB上拥有(yǒu)自己的PFC電(diàn)路设计和布局，以将功率因数提高到接近1。这是设计和模拟自己的PFC電(diàn)路的方法，我们将為(wèi)您提供有(yǒu)关PFC電(diàn)路的一些布局提示。

什么是功率因数校正？

電(diàn)源的功率因数是实际有(yǒu)功功率与视在功率的比值（RMS伏特和安培），范围為(wèi)0到1。连接到AC電(diàn)源的電(diàn)源電(diàn)路中的典型开关调节器一旦输入電(diàn)压接近峰值，使用(yòng)整流器的整流器将以小(xiǎo)脉冲形式吸收電(diàn)流。从输入線(xiàn)汲取的電(diàn)流与正弦電(diàn)压波形的偏差越大，功率因数就越小(xiǎo)。功率因数基本上是功率效率的另一个指标。

例如，假设调节器的效率為(wèi)96％；如果整个電(diàn)源的功率因数為(wèi)60％，则实际效率為(wèi)96％x 60％= 57.6％。使用(yòng)PFC電(diàn)路设计的目的是使功率因数尽可(kě)能(néng)接近1。当功率因数接近于1时，实际消耗功率将接近于使用(yòng)理(lǐ)想RMS输入電(diàn)压和電(diàn)流计算出的视在功率。

如果您打算在欧洲销售新(xīn)产品，则需要确保在電(diàn)源中使用(yòng)PFC。最重要的法规是EN61000-3-2，该法规适用(yòng)于输入功率至少為(wèi)75 W且在服務(wù)入口处可(kě)上拉至16 A的電(diàn)源系统。该法规还对总谐波失真（THD）设置了限制，直到在稳压器输入端测量到的第39次谐波。这说明了PFC電(diàn)路的另一个好处。功率因数较大的電(diàn)源在直流稳压器输入端的THD接近于零。

PFC電(diàn)路设计与拓扑

PFC转换器可(kě)以采用(yòng)升压或降压拓扑结构实现。还有(yǒu)降压-升压拓扑结构，尽管它不如通常需要升高或降低输入電(diàn)压并将其稳定在恒定水平上那样流行。降压和升压两个版本如下所示。如果这些電(diàn)路图符合您期望的标准降压或升压DC-DC转换器，那么您是正确的！总體(tǐ)電(diàn)路图是相同的，但是这些電(diàn)路的组件选择会影响该電(diàn)路提供的功率因数增加。

具有(yǒu)升压和降压拓扑结构的PFC電(diàn)路设计。

那么，PFC電(diàn)路与典型的开关稳压器有(yǒu)何不同？PFC電(diàn)路设计中的关键点是选择正确的运行模式，这涉及在该電(diàn)路中选择正确的電(diàn)感器。電(diàn)感将确定在MOSFET导通时，随着输入電(diàn)压的升高，流经電(diàn)感的電(diàn)流增加的速度。MOSFET关断后，電(diàn)感器提供反電(diàn)动势，然后将更多(duō)電(diàn)流引向负载。

電(diàn)感纹波波形由電(diàn)感的大小(xiǎo)决定，就像典型的开关稳压器一样。当電(diàn)感器较小(xiǎo)时，纹波将较大。通过将PWM或PFM脉冲施加到MOSFET来维持对波形的控制。下面显示的三种PFC電(diàn)路模式由電(diàn)感器大小(xiǎo)和应用(yòng)于MOSFET的调制类型决定。下表总结了每种模式下的调制和電(diàn)流特性。

PFC電(diàn)路模式。蓝色：電(diàn)感電(diàn)流；红色：平均電(diàn)流。

為(wèi)了将PWM或PFM正确地提供给开关MOSFET，您需要对PWM / PFM控制器实施反馈环路。即使在高電(diàn)压下，也有(yǒu)一些专用(yòng)IC可(kě)以用(yòng)于此目的。

PFC布局：像大功率开关稳压器一样对待

在使用(yòng)任何开关转换器时，要记住的最重要的一点是考虑隔离开关噪声。来自嘈杂的开关调节器或PFC電(diàn)路的任何噪声，特别是在大電(diàn)流下，都会产生强磁场，该磁场会在下游電(diàn)路中感应出噪声信号。请注意，電(diàn)流隔离可(kě)以消除传导的EMI，但不能(néng)消除辐射的EMI，因此您需要使用(yòng)用(yòng)于低级電(diàn)路的隔离结构（例如通孔围栏或屏蔽）来防止任何感应噪声。对于高压電(diàn)源和低功耗電(diàn)子产品中的稳压器IC而言，这一直是電(diàn)源设计中的众所周知的问题。

其他(tā)要考虑的因素是设计PWM信号或PFM信号，堆栈设计以及其他(tā)降低辐射EMI的技术。在高压下工作时，还需要确保在PCB布局中的导電(diàn)元件之间设置适当的间距，以防止ESD。这些间隙在IPC-2221标准中定义。查看这些文(wén)章以了解更多(duō)信息：

SMPS電(diàn)路设计：使用(yòng)哪个开关频率？

抑制IoT产品中DC-DC转换器EMI的一些技术

平面间電(diàn)容和PCB堆叠

使用(yòng)IPC-2221计算器进行高压设计