T型触发器的设计| 使用(yòng)SR，JK和D触发器的電(diàn)路，工作原理(lǐ)表

2021-04-28

T型触发器的设计| 使用(yòng)SR，JK和D触发器的電(diàn)路，工作原理(lǐ)表

T触发器也被称為(wèi)“触发器”。為(wèi)了避免在SR触发器中出现中间状态（也称為(wèi)禁止状态），我们应该仅向触发器提供一个输入，称為(wèi)触发输入或切换输入（T）。

然后，触发器充当Toggle开关。切换意味着“更改下一个状态输出以补充当前状态输出”。

我们可(kě)以通过对JK触发器进行简单的修改来设计T触发器。T触发器是单个输入设备，因此，通过将J和K输入连接在一起并给它们提供称為(wèi)T的单个输入，我们可(kě)以将JK触发器转换為(wèi)T触发器。

因此，T触发器有(yǒu)时也称為(wèi)单输入JK触发器。

T触发器的逻辑符号如下所示。它具有(yǒu)一个切换输入（T）和一个时钟信号输入（CLK）。

T触发器–触发器電(diàn)路

我们可(kě)以通过以下任何一种方法来构建T型触发器：

将输出反馈连接到SR触发器的输入中。

将具有(yǒu)T输入和Q PREVIOUS输出的XOR连接到D触发器的数据输入。

硬性-将J和K输入连接在一起，并通过JK触发器将其连接到T输入。

使用(yòng)SR触发器

我们可(kě)以通过将与门连接到或非门SR锁存器来构建一个T型触发器。这些“与”门的输入之一是从当前状态输出Q及其补码Q到相应“与”门的反馈， 即Q到与R输入相关联的“与”门和Q到与S输入相关联的“与”门的反馈。

触发输入（T）共同连接到两个“与”门作為(wèi)输入。AND门还与公共时钟（CLK）信号连接。

在T型触发器中，提供了窄触发脉冲序列作為(wèi)输入（T），这将导致触发器的输出状态发生变化。因此，这些触发器也称為(wèi)Toggle触发器。由SR锁存器构成的T型触发器的電(diàn)路图如下所示。

使用(yòng)D触发器

同样，可(kě)以通过修改D触发器来构造T触发器。在D型触发器中，输出Q与T输入进行异或，并在D输入处给出。由D触发器构成的T触发器的電(diàn)路如下所示。

使用(yòng)JK触发器

T触发器的最简单结构是JK触发器。JK触发器的J输入和K输入连接在一起，并提供了T输入。由JK触发器构成的T触发器的逻辑電(diàn)路如下所示。

在职的

T触发器是一个边沿触发设备，即，输入时钟信号上的低到高或高到低的跳变将导致触发器的输出状态发生变化。

T触发器真相表

T触发器的真值表如下所示。

	以前的		下一个
Ť	Q上一个	Q上一个	Q NEXT	Q NEXT
0	0	1个	0	1个
0	1个	0	1个	0
1个	0	1个	1个	0
1个	1个	0	0	1个

如前所述，T触发器是一个边沿触发设备。例如，考虑一个由NAND SR锁存器构成的T型触发器，如下所示。

如果输出Q = 0，则上级NAND（NAND C）处于禁用(yòng)状态（没有(yǒu)任何主要输入），下级NAND（NAND D）门处于启用(yòng)状态（来自Q的反馈是主要输入）。这意味着，“触发输入”将RS触发器的输入条件设置為(wèi)R = 1和S =0。如果您调用(yòng)RS触发器的真值表，则此条件将设置输出。因此，Q变為(wèi)1。

如果输出Q = 1，则上级NAND处于启用(yòng)状态，下级NAND门处于禁用(yòng)状态。这允许Toggle Input将RS触发器的输入设置為(wèi)R = 0和S =1。这将使触发器变為(wèi)RESET，即Q = 0。

简单来说，T型触发器的操作是

当T输入為(wèi)低電(diàn)平时，T触发器的下一个状态与当前状态相同。

T = 0且当前状态= 0，则下一个状态= 0

T = 0且当前状态= 1，则下一个状态= 1

当T输入為(wèi)HIGH且在时钟信号的正跳变期间，T触发器的下一个状态是当前状态的补码。

T = 1且当前状态= 0，则下一个状态= 1

T = 1，当前状态= 1，则下一个状态= 0

当每个传入的触发器交替更改SET和RESET输入时，触发器将切换。因此，要完成一个完整周期的输出波形，需要两个触发器。这意味着T型触发器的输出恰好是输入频率的一半。因此，T触发器将充当“分(fēn)频器電(diàn)路”。

T触发器的主要缺点是，只有(yǒu)在知道前一个状态时，才知道触发器在施加触发脉冲时的状态。

通常，T型触发器不可(kě)用(yòng)作IC。因此，可(kě)以通过使用(yòng)JK触发器，SR触发器和D触发器来构造它们。由JK触发器制成的T触发器的符号如下所示。

应用(yòng)领域

现在让我们看一下T型触发器的几个重要应用(yòng)。

频分(fēn)電(diàn)路

2 –位并行加载寄存器

频分(fēn)電(diàn)路

通过将互补输出Q'反馈到T输入，可(kě)以将AT触发器用(yòng)作“分(fēn)频器電(diàn)路”。使用(yòng)T触发器的分(fēn)频器的逻辑符号如下所示。

如果T型触发器的输入时钟频率為(wèi)'f'Hz，则输出Q处的脉冲频率為(wèi)'f / 2'Hz。我们可(kě)以级联许多(duō)这样的分(fēn)频器電(diàn)路以进一步分(fēn)频。

使用(yòng)T型触发器的2位并行加载寄存器

我们使用(yòng)寄存器和移位寄存器来存储数据。但是，大小(xiǎo)始终是诸如寄存器之类的存储元素的主要考虑因素。因此，我们使用(yòng)2位并行加载寄存器代替4位寄存器。

设计并行加载寄存器时，需要考虑两个操作：

保留数据

并行加载数据

要保持T型触发器的输出，只需输入T应该為(wèi)0。但是并行负载是一个困难的部分(fēn)。

并行加载是指在触发器的输出端获取值X。為(wèi)此，我们将X输入与状态输出进行XOR运算，并将其分(fēn)配给2比1的MUX。MUX的另一个输入為(wèi)常数0（逻辑低電(diàn)平）。MUX的输出连接到T型触发器的输入。

由于它是2位寄存器，因此需要两个这样的组合。2位并行负载寄存器的電(diàn)路如下所示。

T触发器的简单入门教程，也称為(wèi)Toggle触发器。您學(xué)习了如何使用(yòng)其他(tā)触发器（如SR触发器，JK触发器和D触发器）设计T触发器，Toggle触发器的工作原理(lǐ)，T触发器的真值表，以及有(yǒu)用(yòng)的应用(yòng)程序。