什么是差分(fēn)对和差分(fēn)信号

2021-10-12

什么是差分(fēn)对和差分(fēn)信号

差分(fēn)对提供了一种路由高数据速率比特流的新(xīn)方法，其中每个边缘转换通常具有(yǒu)非常快的上升时间。高速设计中使用(yòng)的差分(fēn)协议是许多(duō)具有(yǒu)熟悉首字母缩略词的通用(yòng)信令标准的主要内容。USB、HDMI、以太网等都作為(wèi)差分(fēn)对布線(xiàn)，需要仔细的走線(xiàn)设计和布線(xiàn)。过去，这需要对差分(fēn)对的長(cháng)度进行多(duō)次手动修正，以确保它们满足長(cháng)度目标和阻抗容差。然而，较新(xīn)的 CAD 软件可(kě)以轻松地将这些要求编码為(wèi)设计规则，以确保准确的布線(xiàn)。

我们将提供差分(fēn)信号行為(wèi)和差分(fēn)对功能(néng)的基本概述。这些信号类型在高速信号协议中是标准的，但它们可(kě)能(néng)会出现在更简单的设备中，因此了解这些在 PCB布局中的布線(xiàn)方式非常重要。我们还将提供差分(fēn)对阻抗的一些更具體(tǐ)的定义以及噪声在差分(fēn)对中的作用(yòng)方式，希望新(xīn)设计人员能(néng)够更好地了解差分(fēn)协议的重要性。

差分(fēn)对和差分(fēn)信号的基础知识

差分(fēn)对非常简单：它们由两条并排布線(xiàn)的走線(xiàn)组成，并且在每条走線(xiàn)上承载大小(xiǎo)相等、极性相反的信号。在高速数字协议中，数据通过阻抗控制的 PCB 中的单端走線(xiàn)发送；每条单独的走線(xiàn)都设计成具有(yǒu)特定的阻抗。这是使用(yòng)标准阻抗控制走線(xiàn)设计方法完成的，其中达到目标走線(xiàn)阻抗所需的宽度是在设计叠层并选择路由差分(fēn)对的层之后确定的。

差分(fēn)信号不一定是特殊类型的信号。用(yòng)于承载数字数据的所有(yǒu)差分(fēn)对仍将承载二进制信息，或者可(kě)能(néng)使用(yòng)更高级的协议（如 PAM4）一次承载多(duō)个位。标准数字迹線(xiàn)和差分(fēn)信号之间的區(qū)别在于，差分(fēn)信号以不同的方式恢复和解释。

如果我们查看在差分(fēn)对上传播的信号，我们确实有(yǒu)两个极性相反但幅度相同的信号。差分(fēn)接收器读取的信号電(diàn)平就是两个信号電(diàn)压之间的差值。这如下图所示。

差分(fēn)对上的差分(fēn)信号通过 PCB 接地层传输。

在上图中，我们有(yǒu)一个差分(fēn)对在统一的地平面上布線(xiàn)。假设它们作為(wèi)阻抗控制微带線(xiàn)在表面层布線(xiàn)，尽管完全相同的想法适用(yòng)于内部层的带状線(xiàn)。使用(yòng)差分(fēn)信号运行的组件需要使用(yòng)这两个信号之间的差异来解释接收器中的逻辑電(diàn)平。请注意，各个信号電(diàn)平（V1 和 V2）仍相对于 GND 参考进行定义，GND 参考通常作為(wèi)一个平面放置在走線(xiàn)下方。换句话说，如果您真的愿意，您可(kě)以使用(yòng)示波器测量線(xiàn)对每一侧的接地信号。

这种传输数字数据的方法（作為(wèi)一对走線(xiàn)上的一对相反极性信号）是高速协议（如 USB、以太网、DDR 时钟和数据線(xiàn)）以及一些专有(yǒu)数字信号标准的标准。那么是什么让差分(fēn)对和差分(fēn)信号如此成功，还有(yǒu)哪些挑战？下表总结了一些重要的优点和缺点：

让我们看看 PCB 中的这些各种优点和缺点，以及它们如何在布線(xiàn)和布局中表现出来。

共模噪声抑制

无需任何滤波即可(kě)抑制共模噪声的能(néng)力是差分(fēn)对独有(yǒu)的。共模噪声抑制源于在差分(fēn)对上测量两个信号之间的差异，这可(kě)以抵消某些条件下差分(fēn)对上的任何噪声。

下图示意性地显示了如何在差分(fēn)对中实现共模噪声抑制。如果噪声在适当的偏斜容限内输入接收器，则它可(kě)以被接收器消除。

如果在差分(fēn)对的每一侧具有(yǒu)相同的幅度，则可(kě)以消除差分(fēn)对上接收到的共模噪声。

对此的警告是，線(xiàn)对的每一侧都必须接收到相同水平的噪声。这可(kě)能(néng)发生在通过電(diàn)缆自由空间布線(xiàn)的差分(fēn)对上，因此这并非不可(kě)能(néng)发生。然而，这并不意味着差分(fēn)对不受 PCB 上的串扰影响。例如，如果您在差分(fēn)对附近有(yǒu)一条单端走線(xiàn)，它可(kě)以通过开关期间产生的磁场将串扰脉冲耦合到两对差分(fēn)对中。然而，串扰脉冲不会被線(xiàn)对中的两条走線(xiàn)同等地接收；磁场强度。结果是噪声不会在接收器处被消除，并且一些噪声可(kě)能(néng)会留在線(xiàn)对的一侧。

从線(xiàn)对发射的 EMI

差分(fēn)对的一大优点是它们发出的噪声低。当成对中的两条走線(xiàn)靠得更近时，它们在切换过程中产生的磁场相等且相反。只要两个信号同相且幅度相同，它们产生的磁场就会相互抵消。请注意，生成的字段并非处处為(wèi)零；这仅适用(yòng)于沿線(xiàn)对之间的中心線(xiàn)。但是，该场会很(hěn)低，并且会在附近的单端走線(xiàn)中产生较少的噪声。

这是差分(fēn)对更适合高数据速率通道的另一个原因。以高数据速率（Gbps 及更高）运行的串行协议将在每个位上具有(yǒu)非常快的边缘转换。因此，在这些快速边沿转换（高 dI/dt 事件）期间，線(xiàn)对中的每条迹線(xiàn)都将通过磁场发射强 EMI。对于这些快速边沿速率信号，与附近导體(tǐ)相关的寄生電(diàn)容可(kě)能(néng)会出现问题，并且信号带宽可(kě)能(néng)会跨越高 GHz 频率。

差分(fēn)对发射相等且相反的磁场，它们相互抵消，并且可(kě)以产生比具有(yǒu)相同 dI/dt 的单端信号更低的電(diàn)感串扰。

尽管差分(fēn)对可(kě)能(néng)会在附近的单端信号中产生较低的串扰，但它们会在附近的差分(fēn)对中产生差模串扰。这就是仔细优化差分(fēn)对之间的间距很(hěn)重要的地方。尽管差分(fēn)对相对不受共模噪声的影响，但它们并不不受差模噪声的影响。在布線(xiàn)差分(fēn)对时请记住这一点，并在对之间留出足够的间距以确保它们之间的低噪声耦合。

抗地面偏移

在可(kě)能(néng)在两块板之间交叉的長(cháng)链路中使用(yòng)差分(fēn)对的主要原因是它们对接地偏移的免疫力。AC 或 DC 的接地偏移可(kě)以被认為(wèi)是共模噪声；它是信号中的干扰，以相同的相位和幅度影响对的每一侧。因此，也可(kě)以通过差分(fēn)接收器来消除。当行进信号穿过两个不同接地區(qū)域之间的间隙时，两个组件之间会出现阻抗不连续性。来自源的单端信号在负载上的電(diàn)压可(kě)能(néng)不同，因為(wèi)每个區(qū)域的地電(diàn)位不同。

如果您已正确创建 PCB 以支持高速组件和布線(xiàn)，则通过在设计中使用(yòng)统一接地平面，您应该只在整个设计中具有(yǒu)统一的接地電(diàn)位。尽管差分(fēn)对可(kě)以承受 PCB 中不同接地之间的接地偏移，但以足够高的频率/速度运行以致于需要差分(fēn)对的设计在任何情况下都应通过统一的接地平面进行布線(xiàn)。

设计和路由差分(fēn)对

由于标准计算协议中的差分(fēn)信号和某些外围设备以高边缘速率运行，因此它们通常需要阻抗控制以防止波从差分(fēn)对负载端反射。高速PCB设计中使用(yòng)的所有(yǒu)差分(fēn)对都需要调整差分(fēn)对的两侧，以确保每个极性信号同时到达接收器。以下是使用(yòng)差分(fēn)对的一些基本设计技巧：

单端和差分(fēn)阻抗：差分(fēn)信号标准将指定一些应满足的单端和差分(fēn)阻抗要求，以防止反射并确保最大功率传输到接收器组件。

延迟或長(cháng)度匹配：線(xiàn)对中的走線(xiàn)長(cháng)度应在信号标准中定义的偏斜容限内匹配，尽管这可(kě)能(néng)相当大，对于某些标准来说可(kě)能(néng)达到几毫米。

一致的间距：我的观点是，線(xiàn)对之间的间距应设置為(wèi)不违反阻抗约束的最小(xiǎo)值。这样做的原因是它有(yǒu)助于确保发射的共模 EMI 尽可(kě)能(néng)低，并且有(yǒu)助于确保線(xiàn)对上接收到的共模噪声，因為(wèi)串扰在線(xiàn)对中的每条迹線(xiàn)上具有(yǒu)几乎相同的幅度。

对于高速信号，还有(yǒu)其他(tā)考虑因素，例如信号带宽和沿链路長(cháng)度的损耗，在选择材料和组件时应予以考虑。最好的布線(xiàn)工具可(kě)以通过确保您的设计设置被编码為(wèi)设计规则来帮助您满足这些要求，并且您将拥有(yǒu)提供阻抗计算和在您的 PCB 中应用(yòng)長(cháng)度匹配部分(fēn)的自动化工具。