24小(xiǎo)时联系電(diàn)话:18217114652、13661815404
中文(wén)
- 您当前的位置：
- 首页>
- 電(diàn)子资讯>
- 行业资讯>
- PCB设计原型测试–简...
行业资讯
PCB设计原型测试–简化调试的主要技巧
设计新(xīn)的印刷電(diàn)路板（PCB）时，我们可(kě)以做一些事情来制作有(yǒu)用(yòng)的首次原型并简化调试。典型的方法通常如下所示：
设计计算
模拟
与组件制造商(shāng)的剥离板和参考板进行动手工作
原理(lǐ)图设计
第一板的PCB设计
第一个原型可(kě)能(néng)是工程师在项目中要做的最昂贵的，而且可(kě)以说是最重要的板。原型的目的是证明已满足要求，检查未知数的可(kě)行性，并為(wèi)设计团队提供他(tā)们的第一个工作硬件，以便获得与最终产品类似的性能(néng)。
设计PCB的第一个原型也是最困难的部分(fēn)。花(huā)了大量的精力来创建原理(lǐ)图，仿真，检查，计算。避免昂贵的PCB杯垫以及避免重新(xīn)旋转所花(huā)费的时间非常重要。否则，这些可(kě)能(néng)会使您的客户失去启动窗口的机会，或者使您失去那些至关重要的首次客户。
以下是一些实用(yòng)的技巧，可(kě)通过设计原型测试来帮助您限制在第一个原型上创建不可(kě)恢复问题的风险：
缺少调试头对于原型中的可(kě)编程零件特别有(yǒu)用(yòng)，这给软件开发团队带来了很(hěn)多(duō)麻烦。在串行总線(xiàn)上具有(yǒu)一些简单的2.54mm或1.27mm间距接头连接器，对于调试串行连接设备的软件工程师有(yǒu)很(hěn)大的帮助。
仅将一些2针接头连接器专用(yòng)于GND也是有(yǒu)益的。这样可(kě)以方便地使用(yòng)鳄鱼夹进行探测。将一些备用(yòng)I / O绑定到FPGA的接头连接器，可(kě)以轻松连接逻辑分(fēn)析仪-从而提供了另一个有(yǒu)用(yòng)的调试工具，而无需接触烙铁。
原型中始终要有(yǒu)一些测试点，以便轻松测量所有(yǒu)電(diàn)源電(diàn)压和参考電(diàn)压。可(kě)以将探针夹在上面的东西很(hěn)有(yǒu)帮助，以便可(kě)以进行动态测量。腾出手来进行范围控制或程序。
在micros或FPGA的备用(yòng)I / O上也有(yǒu)测试点。如果缺少某些东西，而您只需要另一个输出或输入，这些额外的I / O将派上用(yòng)场。例如，最近，一个错误导致关键中断線(xiàn)被错过了。释放I / O，尤其是使用(yòng)BGA，可(kě)以通过简单的Mod線(xiàn)解决此问题。
始终考虑测试点的大小(xiǎo)及其位置。如果您要探测的是高速轨道或关键时钟，则将到测试点的存根轨道最小(xiǎo)化。这样，您就不会影响您要测量的信号的完整性。
对于多(duō)块板的组装，通过在组装的不同阶段使用(yòng)可(kě)访问总線(xiàn)的TP /接头，减少通过多(duō)块板的时间追赶问题。这将有(yǒu)助于以后的调试和开发。
在原型中拥有(yǒu)足够多(duō)的信号测试点是一件好事，但必须考虑到探头的返回路径。在没有(yǒu)紧密的GND探针点来补充测试点的情况下，您会看到接地阻抗和接地环路尺寸增加，因為(wèi)您必须将探头的接地端连接到相对于测试点较遠(yuǎn)的地方。较大的GND环路充当天線(xiàn)，会吸收来自环境的大量噪声，从而损害敏感的小(xiǎo)信号测量结果。确保為(wèi)GND放置方便的夹子测试点-特别是在需要仔细测量过冲和下冲的區(qū)域附近，例如電(diàn)源和高速電(diàn)路。
备用(yòng)I / O引脚上带有(yǒu)一些调试LED肯定可(kě)以帮助调试问题-例如，引导加载程序在您设法打开串行端口之前就卡住了。他(tā)们可(kě)以為(wèi)您快速检查内部FPGA信号和寄存器。连接到電(diàn)源轨的LED可(kě)以快速指示所有(yǒu)電(diàn)源電(diàn)路是否都在运行；如果在开发过程中损坏了导轨，可(kě)以节省宝贵的时间来寻找问题。LED是原型中的强大视觉调试辅助工具，无需任何设备即可(kě)进行快速检查。