24小(xiǎo)时联系電(diàn)话:18217114652、13661815404
中文(wén)
- 您当前的位置：
- 首页>
- 電(diàn)子资讯>
- 行业资讯>
- 求電(diàn)容在高速PCB设计...
行业资讯
求電(diàn)容在高速PCB设计中的应用(yòng)？
举例来说，对于一块厚度為(wèi)50Mil的PCB板，如果使用(yòng)的过孔焊盘直径為(wèi)20Mil（钻孔直径為(wèi)10Mils），阻焊區(qū)直径為(wèi)40Mil,则我们可(kě)以通过上面的公式近似算出过孔的寄生電(diàn)容大致是： C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF 这部分(fēn)電(diàn)容引起的上升时间变化量大致為(wèi)： T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps 从这些数值可(kě)以看出，尽管单个过孔的寄生電(diàn)容引起的上升延变缓的效用(yòng)不是很(hěn)明显，但是如果走線(xiàn)中多(duō)次使用(yòng)过孔进行层间的切换，就会用(yòng)到多(duō)个过孔，设计时就要慎重考虑。实际设计中可(kě)以通过增大过孔和铺铜區(qū)的距离（Anti-pad）或者减小(xiǎo)焊盘的直径来减小(xiǎo)寄生電(diàn)容。 过孔存在寄生電(diàn)容的同时也存在着寄生電(diàn)感，在高速数字電(diàn)路的设计中，过孔的寄生電(diàn)感带来的危害往往大于寄生電(diàn)容的影响。它的寄生串联電(diàn)感会削弱旁路電(diàn)容的贡献，减弱整个電(diàn)源系统的滤波效用(yòng)。我们可(kě)以用(yòng)下面的经验公式来简单地计算一个过孔近似的寄生電(diàn)感： L=5.08h[ln(4h/d)+1] 其中L指过孔的電(diàn)感，h是过孔的長(cháng)度，d是中心钻孔的直径。从式中可(kě)以看出，过孔的直径对電(diàn)感的影响较小(xiǎo)，而对電(diàn)感影响最大的是过孔的長(cháng)度。仍然采用(yòng)上面的例子，可(kě)以计算出过孔的電(diàn)感為(wèi)： L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 如果信号的上升时间是1ns，那么其等效阻抗大小(xiǎo)為(wèi)：XL=πL/T10-90=3.19Ω。这样的阻抗在有(yǒu)高频電(diàn)流的通过已经不能(néng)够被忽略，特别要注意，旁路電(diàn)容在连接電(diàn)源层和地层的时候需要通过两个过孔，这样过孔的寄生電(diàn)感就会成倍增加。 二、如何使用(yòng)过孔 通过上面对过孔寄生特性的分(fēn)析，我们可(kě)以看到，在高速PCB设计中，看似简单的过孔往往也会给電(diàn)路的设计带来很(hěn)大的负面效应。為(wèi)了减小(xiǎo)过孔的寄生效应带来的不利影响，在设计中可(kě)以尽量做到： 1．从成本和信号质量两方面考虑，选择合理(lǐ)尺寸的过孔大小(xiǎo)。必要时可(kě)以考虑使用(yòng)不同尺寸的过孔，比如对于電(diàn)源或地線(xiàn)的过孔，可(kě)以考虑使用(yòng)较大尺寸，以减小(xiǎo)阻抗，而对于信号走線(xiàn)，则可(kě)以使用(yòng)较小(xiǎo)的过孔。当然随着过孔尺寸减小(xiǎo)，相应的成本也会增加。 2．上面讨论的两个公式可(kě)以得出，使用(yòng)较薄的PCB板有(yǒu)利于减小(xiǎo)过孔的两种寄生参数。 3．PCB板上的信号走線(xiàn)尽量不换层，也就是说尽量不要使用(yòng)不必要的过孔。 4．電(diàn)源和地的管脚要就近打过孔，过孔和管脚之间的引線(xiàn)越短越好。可(kě)以考虑并联打多(duō)个过孔，以减少等效電(diàn)感。 5．在信号换层的过孔附近放置一些接地的过孔，以便為(wèi)信号提供最近的回路。甚至可(kě)以在PCB板上放置一些多(duō)余的接地过孔。