電(diàn)路设计中生成所需波形方法

2020-03-24

波形生成是模拟電(diàn)路的重要组成部分(fēn)，是電(diàn)路设计和测试的一部分(fēn)。本文(wén)介绍在電(diàn)路设计时使用(yòng)一些简单的振荡器電(diàn)路生成所需波形的方法。

振荡器電(diàn)路的基本类型：方波，正弦波和三角波

振荡器電(diàn)路产生的基波是方波，正弦波和三角波（以及相关的锯齿波）。这些波形可(kě)以使用(yòng)一些简单的電(diàn)路相互转换，通常涉及一个或多(duō)个运算放大器。这通常需要生成一些初始波，并将其馈入转换器電(diàn)路，然后生成所需波形。

另一个选择是将直流電(diàn)直接转换為(wèi)振荡波形。从直流信号产生方波的经典方法是使用(yòng)不稳定的多(duō)谐振荡器。这种类型的振荡電(diàn)路非常容易用(yòng)一些无源元件和两个晶體(tǐ)管进行布局，或者你可(kě)以将555定时器连接為(wèi)不稳定的多(duō)谐振荡器。该電(diàn)路如下图所示。在该電(diàn)路中，晶體(tǐ)管充当交流开关，由充電(diàn)/放電(diàn)電(diàn)容器触发。晶體(tǐ)管Q2的截止时间等于R1C1的时间常数的69.3％，晶體(tǐ)管Q1的截止时间类似。如果时间常数相等（C1 = C2，R1 = R2），则你有(yǒu)一个占空比為(wèi)50％的方波。然后，你可(kě)以使用(yòng)具有(yǒu)不同值的電(diàn)容器或電(diàn)阻器来控制占空比。

如果你正在使用(yòng)时钟脉冲流（即使用(yòng)晶體(tǐ)振荡器的滤波输出），则可(kě)以使用(yòng)积分(fēn)器電(diàn)路将时钟信号转换為(wèi)三角波或锯齿波。同样，你可(kě)以使用(yòng)微分(fēn)電(diàn)路将其转换回时钟信号。这些電(diàn)路足够基本，可(kě)以使用(yòng)電(diàn)阻器，電(diàn)容器和运算放大器构建。你还可(kě)以利用(yòng)比较器中的磁滞来从三角波产生PWM信号，在三角波中，可(kě)以通过在某些特定工作点附近改变三角波的高度来控制调制。

用(yòng)于直接生成或转换的其他(tā)类型的振荡器電(diàn)路包括Hartley，Armstrong，Clapp，Colpitts和RC振荡器。这些简单类型的振荡器電(diàn)路包括一个运算放大器或一些晶體(tǐ)管，以及一些无源元件，使其易于在電(diàn)路设计中实现。

生成更复杂的波形

使用(yòng)更复杂的波形（例如任意波形和调制波）需要使用(yòng)不同类型的電(diàn)路。这些波形更适合于不同的应用(yòng)，但是使用(yòng)COTS组件很(hěn)容易為(wèi)这些波形创建所需的電(diàn)路。

FM和AM波形

AM波形实际上等效于高频载波和具有(yǒu)一定DC偏移的低频调制波的乘积。使用(yòng)模拟加法器電(diàn)路或某些专用(yòng)的正弦波发生器，可(kě)以将直流偏移添加到低频正弦波很(hěn)简单。然后可(kě)以将其与高频载波一起馈入模拟乘法器電(diàn)路，从而产生具有(yǒu)叠加包络的高频载波。FM波形可(kě)以使用(yòng)電(diàn)压频率转换器生成，在其中通过设置转换器的输入電(diàn)压電(diàn)平来调制边带。

在電(diàn)信应用(yòng)中使用(yòng)的大量调制方案遠(yuǎn)遠(yuǎn)超出了本文(wén)的范围。同时，让我们看一下任意波形的产生：

任意波形

精通数學(xué)的電(diàn)路设计人员应该知道，通过将无限数量的具有(yǒu)特定振幅的正弦和余弦波相加，可(kě)以生成任意重复波形。显然，将多(duō)个正弦和余弦馈入无限端口加法器是不可(kě)能(néng)的。叠加较少数量的波会在输出波形中产生一些误差，因此需要一种更优雅的解决方案来生成任意波形。

在这里，你可(kě)以在简单的電(diàn)路中使用(yòng)数模转换器（DAC）和微控制器。微控制器的工作是将任意波形的连续部分(fēn)的信号電(diàn)平编码為(wèi)数字。然后将该数字编号发送到DAC，然后将其转换為(wèi)相应的模拟信号電(diàn)平。為(wèi)了防止信号電(diàn)平随输出变化而在离散電(diàn)平之间快速切换，你需要在输出中添加一些抖动。这将在离散输出信号電(diàn)平之间产生更加平滑的过渡。具有(yǒu)快速响应时间的AD9708 IC或类似DAC非常适合该应用(yòng)。

这种方法的缺点是波形的频率和形状精度将受微控制器的时钟频率限制。微控制器将具有(yǒu)一定的最大频率，可(kě)以通过GPIO或其他(tā)接口提供输出。这将最大信号重复频率限制為(wèi)C / N，其中C是微控制器的时钟频率，N是用(yòng)于编码信号的离散電(diàn)平的数量。如果需要更高的频率，则需要更快的时钟。一个小(xiǎo)型的以高时钟速度运行的FPGA是一个很(hěn)好的选择，因為(wèi)它将专用(yòng)于产生特定的波形。

上海韬放電(diàn)子提供专业的電(diàn)路设计服務(wù)，如果您有(yǒu)这方面的需求，请与我们联系。