调试電(diàn)源噪声以减少信号和时钟抖动

2021-04-23

调试電(diàn)源噪声以减少信号和时钟抖动

低電(diàn)平组件需要超稳定的電(diàn)源，而高速数字信号则需要具有(yǒu)可(kě)重复的边沿转换时间。数字信令的两个方面是相关的，您需要抑制電(diàn)源噪声的所有(yǒu)方面，以减少数字系统中的抖动。在设计调试期间，如果要隔离和消除電(diàn)源噪声源，则需要在整个電(diàn)路板上收集测量结果。这是如何在DC線(xiàn)上隔离确定性较强的噪声源的方法，这些噪声源会引起抖动。

電(diàn)源噪声和抖动源

如果您曾经覆盖过数字信号的时域轨迹，那么您就对抖动很(hěn)熟悉。该术语（有(yǒu)时与相位噪声互换使用(yòng)）是指数字信号的边沿触发和通过逻辑電(diàn)路的传播延迟中的波动。抖动与電(diàn)源噪声密切相关，在電(diàn)源噪声中，直流功率電(diàn)平的波动会导致数字信号延迟触发或延迟触发。下表显示了一般半导體(tǐ)器件和PCB中電(diàn)源噪声的主要来源。

该表中的最后一项是最值得关注的一项，因為(wèi)它对抖动的影响最大。PDN设计和分(fēn)析中经常提到〜1 ps / mV的抖动灵敏度值。对于具有(yǒu)高電(diàn)源電(diàn)平和低上升时间（例如分(fēn)别為(wèi)3.3 V和〜1 ns）的器件，纹波引起的抖动可(kě)能(néng)仅在5％纹波时不会上升到15％以上。但是，随着组件变得越来越小(xiǎo)以及开关速率增加，抖动和電(diàn)源電(diàn)压纹波的容差也越来越严格。

降低抖动需要在两个方面抑制電(diàn)源噪声的影响：

在PDN上：您需要将PDN设计為(wèi)低纹波，以防止强烈的抖动。如果您可(kě)以降低到几mV RMS纹波電(diàn)压，那么您的PDN设计就做得很(hěn)好。

时钟抖动：所有(yǒu)时钟对各种噪声源都有(yǒu)自己的敏感性，这会影响时钟信号输出的抖动。PDN应该设计為(wèi)始终具有(yǒu)低纹波，但是时钟信号中的抖动仍会在组件的输出上产生抖动。这是由于在其他(tā)组件中锁存和触发位转换时发生错误。

当您拥有(yǒu)多(duō)个系统时钟时，最后一点将变得更加困难，并且您需要确定对抖动影响最大的时钟。对于系统时钟，或来自单个源的多(duō)条时钟線(xiàn)，您可(kě)能(néng)可(kě)以查明特定组件的抖动源。通常，多(duō)个时钟会在PDN上造成瞬态纹波，然后在系统中的其他(tā)位置造成抖动。自然抖动也有(yǒu)一个下限，这与瞬态纹波无关。这只能(néng)通过使用(yòng)PLL锁定到更稳定的参考振荡器来清除。最终，一个PDN部分(fēn)（例如5 V）上的噪声可(kě)能(néng)会在另一PDN部分(fēn)（例如3.3 V）上产生噪声。

如果您可(kě)以测量抖动和電(diàn)源噪声，则可(kě)以确定对组件抖动影响最大的噪声源。您需要的主要工具是可(kě)以收集眼图的高带宽示波器。

如何测量由于電(diàn)源噪声和纹波引起的抖动

对于某些示波器来说，测量抖动非常困难，因為(wèi)它在观察波形时依赖于边沿触发。从视觉上看，在观察示波器迹線(xiàn)时抖动并不明显，确定抖动可(kě)能(néng)需要手动平移并叠加多(duō)个信号迹線(xiàn)，以量化抖动。这就是為(wèi)什么量化電(diàn)源噪声及其抖动的标准方法是使用(yòng)高质量示波器收集眼图的原因。

眼图测量显示抖动和電(diàn)平变化。

收集了特定组件的眼图后，您可(kě)以将其与时域中PDN上纹波的直接测量值进行比较。这应该在多(duō)种情况下进行，因為(wèi)瞬态纹波引起的電(diàn)源噪声不会增加。在这种情况下，PDN電(diàn)压波动被表示為(wèi)正交相加的复数。

对于示波器对PDN纹波的任何测量，请使用(yòng)具有(yǒu)尽可(kě)能(néng)低衰减系数的探头，因為(wèi)这将防止探头夸大您测得的電(diàn)源噪声。此外，请注意示波器的带宽。PDN上的瞬变可(kě)以具有(yǒu)高达〜1 GHz的频率分(fēn)量。仅使用(yòng)需要收集准确测量值的带宽，因為(wèi)这将使您看到PDN纹波中所有(yǒu)可(kě)能(néng)的毛刺。

您可(kě)能(néng)希望从时域PDN纹波测量中看到FFT结果。强大的高频噪声源对背景噪声非常明显。

进行时域测量后，如果有(yǒu)多(duō)个有(yǒu)源组件，您将无法查看哪个开关组件或时钟是造成纹波的主要因素。而是将数据带入频域。功率谱中的任何强峰值都将对应于某些组件或时钟在指定频率下的切换。然后，您可(kě)以采取措施来减少由所标识的组件产生的纹波，例如添加去耦/旁路電(diàn)容器或确保相关PDN上的平面间電(diàn)容更大。

一旦你隔离的電(diàn)源噪声的来源及其在PDN的效果，可(kě)以实现使用(yòng)功能(néng)强大的PCB工具在任何需要的设计变更的Altium Designer ®。该应用(yòng)程序為(wèi)您提供创建和修改PCB设计所需的一切，并且您可(kě)以访问PDN Analyzer应用(yòng)程序。您将拥有(yǒu)设计强大的電(diàn)子产品所需的一切。