单片机开发充分(fēn)利用(yòng)晶體(tǐ)振荡器

2021-01-07

在开发设计时您可(kě)能(néng)会在典型的晶體(tǐ)数据表中找到一些含糊的信息，这并不能(néng)使工程师完全确信可(kě)以满足他(tā)们的设计期望。另一方面，“盲目”采用(yòng)晶體(tǐ)数据手册中的说法通常会导致足够的频率稳定性。如果您想进入内部并发现正在发生的事情，则需要开始考虑将晶體(tǐ)作為(wèi)相移网络。毕竟，振荡器需要绕环路的相移為(wèi)360°，并且该总相移是精确且稳定的振荡频率。 

设计晶體(tǐ)振荡器的任何人通常都具有(yǒu)接近其要求列表顶部的“频率稳定性”。因此，必须考虑電(diàn)路中使用(yòng)的所有(yǒu)组件（而不仅仅是晶體(tǐ)）的影响。 

本文(wén)希望深入了解典型的晶體(tǐ)振荡器的工作原理(lǐ)，然后介绍在确定最佳负载電(diàn)容器值和驱动電(diàn)阻时需要进行的一些设计折衷。我们将在这里考虑Pierce振荡器类型，因為(wèi)微处理(lǐ)器几乎完全使用(yòng)它。皮尔斯振荡器依靠晶體(tǐ)（和相关组件）产生180°的相移，该相移加到由反相门产生的标称180°相移上。 

但是，我们将看到反相门具有(yǒu)显着的传播延迟，这将要求晶體(tǐ)（及其负载電(diàn)容器）在略小(xiǎo)于180°的相移下运行，以维持振荡。这会导致过多(duō)的晶體(tǐ)功耗，尤其是在超低功耗振荡器应用(yòng)中存在问题。

已经提到了负载電(diàn)容器，以我的经验，这个主题领域可(kě)能(néng)会使许多(duō)工程师感到困惑。我们知道我们需要安装负载電(diàn)容器，因為(wèi)数据表会告诉我们这一点，并且我们倾向于按照数据表的说明进行操作。但是，我们大多(duō)数人真的了解他(tā)们出席会议的原因以及他(tā)们带来了什么吗？晶體(tǐ)数据手册也有(yǒu)谈论串联和并联谐振的习惯，但是谐振适合何处？这与负载電(diàn)容有(yǒu)什么关系？因此，让我们从理(lǐ)论上研究晶體(tǐ)的等效電(diàn)路。

晶體(tǐ)等效電(diàn)路

对于本文(wén)，我研究了几种不同的晶體(tǐ)数据手册，并生成了近似的“平均”等效電(diàn)路。摆弄了電(diàn)路值，最终选择将其串联谐振设置為(wèi)精确地為(wèi)10 MHz，从而得到以下值：

图1.晶體(tǐ)等效電(diàn)路

当分(fēn)量Ls和Cs都具有(yǒu)相等的阻抗幅度时会发生串联谐振，但是由于它们也具有(yǒu)相反的阻抗极性，因此抵消了它们的影响。这意味着橙色虚線(xiàn)框的左分(fēn)支在串联谐振时的净阻抗為(wèi)20Ω（Rs）。因此，在完美的串联谐振下，上述電(diàn)路的晶體(tǐ)具有(yǒu)20Ω的阻抗与5 pF（Cp）并联。Cp也是晶體(tǐ)中的一种成分(fēn)，通常在数据表中指定。

稍后，我们将显示精确的10 MHz的串联谐振将导致实际的振荡频率高出几kHz。这是因為(wèi)皮尔斯振荡器不能(néng)在其真正的串联谐振下工作（但它们也不能(néng)在其并联谐振下工作）。它们工作在两个值之间的某个位置，但几乎总是比并联谐振更接近串联。

晶振

如果我们使用(yòng)众所周知的共振频率公式（1/2π[R控制中心）， 发现上述電(diàn)路中使用(yòng)的等效组件的串联谐振频率為(wèi)10,000,000.1403 Hz（在10 MHz的1 Hz之内）。这是选定的“基准”。稍后将显示，真正的振荡频率要高一点，并且受负载電(diàn)容和栅极延迟的影响而变化。但是，目前，我们仅在考虑基本晶體(tǐ)及其产生的阻抗。

因此，晶體(tǐ)（基于等效電(diàn)路）在串联谐振时产生的阻抗為(wèi)20Ω，并联5 pF。如果深入研究，我们会发现10 MHz的5 pF電(diàn)容器（Cp）的電(diàn)抗阻抗為(wèi)3183.1Ω。如果对数字进行压缩，则在小(xiǎo)于1°的阻抗相角处等效于19.999Ω ，即仍非常接近20Ω的電(diàn)阻。换句话说，在此部分(fēn)分(fēn)析中，可(kě)以忽略并联電(diàn)容器（Cp）的影响。

但是，这不是晶體(tǐ)在典型的皮尔斯振荡器電(diàn)路中的振荡频率。我们还没有(yǒu)达到这一点。请记住，从上面的讨论中，我们需要晶體(tǐ)及其负载電(diàn)容来产生180°的相移，而在纯串联谐振下，我们只能(néng)得到大约1°的相移。那么，如果在很(hěn)小(xiǎo)的频率范围内“测试”晶體(tǐ)的等效電(diàn)路会怎样？以下是阻抗幅度（蓝色）和阻抗相位角（红色）与频率的关系图：

图2.阻抗幅度（蓝色）和阻抗相位角（红色）与频率的关系图

选择的频率范围是9.99 MHz至10.01 MHz，如果您看一下上方的蓝色曲線(xiàn)，您会发现在10 MHz（串联谐振）下阻抗為(wèi)20Ω。这显然与等效串联電(diàn)阻Rs的值一致。

在10 MHz以下，相角（红色）非常恒定，為(wèi)-90°。晶體(tǐ)投射出電(diàn)容性阻抗。紧接在10 MHz以上时，相角已切换至+ 90°，这显然是電(diàn)感電(diàn)抗。在10 MHz至略低于10.004 MHz的范围内，阻抗稳步上升至峰值，并且阻抗在+ 90°时保持感性。 

在阻抗峰值（506kΩ）处，我们具有(yǒu)并联谐振。要了解正在发生的事情，我们必须将Cp纳入我们的思维；由Ls和Cs形成的净感抗与Cp并联谐振。在10.004 MHz以上，相移会回到-90°。这是電(diàn)容性阻抗。

当考虑生产可(kě)行的振荡器时，上述阻抗图中有(yǒu)两个令人兴奋的领域。它们是（a）当電(diàn)抗从容性迅速变為(wèi)感性时，（b）当電(diàn)抗从感性变為(wèi)容性时以更高的频率发生。对于频率的微小(xiǎo)变化，这两个点都显示出“强”相位变化，并且当制造稳定的振荡器时，这两个点都可(kě)能(néng)是合适的區(qū)域。 

但是，这两个点大致以0°而不是180°的阻抗角為(wèi)中心。但是，您应该能(néng)够看到，如果晶體(tǐ)可(kě)以在微小(xiǎo)的频率偏移中显示出快速的相角变化，那么它开始表明如何将其用(yòng)作稳定的振荡器组件。您可(kě)能(néng)会想起“当然，每个人都知道晶體(tǐ)可(kě)以构成稳定的振荡器”，但是，本文(wén)的要点之一就是拆除使Pierce振荡器“滴答(dá)作响”的原因。有(yǒu)时，这意味着证明似乎显而易见的理(lǐ)由。 

现在，我们需要摆脱对晶體(tǐ)阻抗的分(fēn)析，而要研究如何使它成為(wèi)皮尔斯振荡器内部的组件。我们可(kě)以看到上面的（a）和（b）位置使它可(kě)行，但是我们仍然需要安排它在频谱的一个特定部分(fēn)产生快速的（正确的）相位变化。我们还需要将相移推到180°左右。

部分(fēn)水晶加载

现在，我们开始理(lǐ)解皮尔斯振荡器需要晶體(tǐ)（及其相关的负载分(fēn)量）才能(néng)在较小(xiǎo)的频率范围内产生快速的相位变化。因此，下一步是围绕晶體(tǐ)构建一个简单電(diàn)路，然后分(fēn)析所得的传递函数：

图3.晶體(tǐ)周围的简单電(diàn)路，然后分(fēn)析所得的传递函数

晶體(tǐ)由V1（R1设置為(wèi)0）驱动，并装有(yǒu)20 pF（CL）的单个電(diàn)容器。我们对分(fēn)析Vout感兴趣，但对CL如何影响相位也很(hěn)感兴趣：

图4.晶體(tǐ)负载（CL）如何影响相

CL从5 pF到80 pF不等。如您所见，这会产生略微不同的频率（在串联谐振之上），相位会快速变化。这说明了负载電(diàn)容如何影响数据表中规定的工作频率。

低于10 MHz且刚好高于10.004 MHz，相位响应為(wèi)0°，这对于Pierce振荡器而言不是有(yǒu)用(yòng)的區(qū)域。在刚好高于10 MHz的情况下，相位角迅速下降至接近180°，但这对皮尔斯振荡器来说还是不够的。从上图中我们可(kě)以看到，最可(kě)行的相位角约為(wèi)-90°，因為(wèi)在工作频率方面，相位响应最陡峭，模糊性最小(xiǎo)。虽然-90°对于振荡器不是非常有(yǒu)用(yòng)的相位角，但它对“裸露”晶體(tǐ)具有(yǒu)显着改进，因為(wèi)其最可(kě)行的相位角仅為(wèi)0°。

如果我们想制造出成功的皮尔斯振荡器，我们需要使相位角在一个特定频率下快速通过180°。这就是為(wèi)什么我们需要使用(yòng)位于晶體(tǐ)两侧的两个负载電(diàn)容器的原因。两个電(diàn)容器将為(wèi)上述响应增加相移，并产生快速的相变，该相变将通过180°。

但是，要使其正常工作，R1不能(néng)為(wèi)零欧姆。换句话说，将驱动额外负载電(diàn)容器的電(diàn)压源必须具有(yǒu)非零電(diàn)阻，以便将相移补偿额外的30°或更多(duō)。这将我们引向全晶體(tǐ)加载的主题。

全晶载入

在该電(diàn)路中，我们的CL1和CL2都在任一侧加载晶體(tǐ)，而R1现在為(wèi)500。稍后，我们将更改R1，但现在，我们将更改CL1和CL2，并查看传递函数的形状。

图5. CL1和CL2在任一侧加载晶體(tǐ)

CL1和CL2以5 pF的增量共同从5 pF变為(wèi)30 pF。请注意，当CL1和CL2变化时，我们将得到的持续振荡频率变化（相位= 180°）：

尽管有(yǒu)这些变化，该電(diàn)路现在仍处于可(kě)行的皮尔斯振荡器電(diàn)路的阶段。我们添加了CL1和CL2以“加载”晶體(tǐ)，并且我们已经认识到，為(wèi)了获得180°相移，驱动源需要与電(diàn)阻（R1）串联。这是终结游戏的开始。

也许还应该注意的是，尽管晶體(tǐ)的等效電(diàn)路设计為(wèi)在精确的10 MHz（1 Hz以内）具有(yǒu)串联谐振，但最终的（可(kě)行的）振荡器频率可(kě)能(néng)在10.001 MHz至10.003 MHz之间。 

这不是您可(kě)能(néng)会从購(gòu)买的真实晶體(tǐ)中得到的静态频率误差的类型；设计一个适用(yòng)于Pierce振荡器的真实10 MHz晶體(tǐ)，使其串联谐振比额定10 MHz值低约1-3 kHz。一旦加载了数据手册中指定的電(diàn)容，它将在非常接近指定的10.000 MHz的频率下运行。

值得重新(xīn)研究上图中负载電(diàn)容器的影响。负载電(diàn)容从2 x 5 pF到2 x 30 pF不等，尽管所有(yǒu)相位响应都通过180°，但是当CL的值為(wèi)2 x 5 pF时，相角变化不如使用(yòng)交流電(diàn)时明显。 CL為(wèi)2 x 30 pF。换句话说，对于2 x 5 pF，斜率更浅，而发生180°相移的确切频率则更加模棱两可(kě)。通过最初比较5 pF响应和10 pF响应，可(kě)以从数字上看到效果。

在5 pF时，振荡频率将為(wèi)10.00285 MHz，在10 pF时，振荡频率将為(wèi)10.00208 MHz。实际上，负载電(diàn)容的5 pF变化导致77 Hz的频率变化。将此负载与负载从25 pF变為(wèi)30 pF时的频率变化进行比较；对于相同大小(xiǎo)的電(diàn)容变化，现在的振荡频率变化仅為(wèi)15 Hz。因此，增加负载電(diàn)容会导致更稳定的工作频率。

因此，為(wèi)了获得更好的频率稳定性，应使用(yòng)更大容量的负载電(diàn)容器。但是，对此争论不多(duō)，晶體(tǐ)制造商(shāng)会指定正确的负载電(diàn)容，因此应始终使用(yòng)该電(diàn)容。不过，您可(kě)能(néng)会想问以下问题：

问题：為(wèi)什么不使用(yòng)更高价值的负载電(diàn)容器并获得更好的稳定性？

答(dá)：这完全取决于晶體(tǐ)的允许功耗。换句话说，这是一个权衡。

制造商(shāng)通常会指定净负载電(diàn)容。如果它们的状态為(wèi)10 pF，则应使用(yòng)2 x 20 pF電(diàn)容器，因為(wèi)串联组合的要求净值為(wèi)10 pF。规定净负载電(diàn)容的原因是由于您可(kě)能(néng)需要使用(yòng)一个30 pF的電(diàn)容器和另一个15 pF的電(diàn)容器的情况。总的来说，30 pF和15 pF的组件仍然会产生10 pF的净负载電(diàn)容，但是有(yǒu)些電(diàn)路（通常是BJT振荡器）需要不同的值才能(néng)正确启动振荡。在驱动端為(wèi)30 pF，在晶體(tǐ)输出端仅為(wèi)15 pF时，传输增益有(yǒu)了净改善。常规的Pierce振荡器不会失去增益。因此，如果数据表中规定的净负载電(diàn)容為(wèi)10 pF，则2 x 20 pF即可(kě)。

负载電(diàn)容器概述

晶體(tǐ)本身可(kě)能(néng)在精确的10 MHz处发生串联谐振，但是对于可(kě)行的振荡器電(diàn)路，我们对传递函数的180°相移点很(hěn)感兴趣。在皮尔斯振荡器電(diàn)路（使用(yòng)反相门作為(wèi)放大器）中，加载的晶體(tǐ)電(diàn)路“提供”额外的180°，以产生360°的整體(tǐ)相移。仅此条件满足Barkhausen稳定性标准的一部分(fēn)。

还应提及并联谐振点以及為(wèi)什么不能(néng)在Pierce振荡器電(diàn)路中使用(yòng)它。参考上面的传递函数图，尽管并联谐振非常明确，即，在很(hěn)小(xiǎo)的频率变化下，它的相位变化很(hěn)大。不幸的是，传递函数的振幅在这一点上具有(yǒu)很(hěn)高的衰减。利用(yòng)并联谐振的振荡器更加专业化，不适用(yòng)于皮尔斯電(diàn)路拓扑。

驱动電(diàn)阻和负载晶體(tǐ)

之前，我们将驱动電(diàn)阻固定為(wèi)500Ω，并研究了改变负载電(diàn)容器（CL）的效果。这次，我们将负载電(diàn)容保持在20 pF，并以250到1500的步長(cháng)更改驱动電(diàn)阻（R1）：

所有(yǒu)响应都以接近相同的频率交叉180°，因此，与负载電(diàn)容变化的影响相比，对振荡频率的影响很(hěn)小(xiǎo)。但是，曲線(xiàn)在穿过180°相移線(xiàn)的点的陡度变化很(hěn)大。使用(yòng)较高阻值的驱动電(diàn)阻（R1），产生180°相移的频率就不会那么模棱两可(kě)了。这意味着R1的值越高，振荡频率越稳定。
 许多(duō)晶體(tǐ)電(diàn)路（通常使用(yòng)32.768 kHz晶體(tǐ)工作）具有(yǒu)数十kΩ的驱动電(diàn)阻。这样可(kě)以提高频率稳定性，并将功率要求降低到较低水平（对于電(diàn)池供電(diàn)的设备来说是理(lǐ)想的选择）。

负载晶體(tǐ)的功耗

晶體(tǐ)制造商(shāng)通常会指定其设备可(kě)以使用(yòng)的最大允许功率。该最大功率与规定的负载電(diàn)容相关。考虑以振荡频率在串联元件Rs中流动的電(diàn)流。我们可(kě)以对此进行仿真，并以Rs（标记為(wèi)pd（Rs））绘制功耗：

上面所示的功率图处于其各自的振荡频率（由180°的相角决定）。所用(yòng)的驱动電(diàn)平為(wèi)2 V峰峰值，通过500Ω（R1）供電(diàn)。

结果是，如果增加负载電(diàn)容，则晶體(tǐ)的功耗会更高。更多(duō)的热量意味着更大的可(kě)能(néng)性降低晶體(tǐ)精度。较高的驱动器等级意味着更多(duō)的热量。因此，一方面，您可(kě)以通过增加负载電(diàn)容来提高振荡频率的稳定性。但是，不利的一面是您会大大“增大”功耗，这会降低频率稳定性。权衡！ 

门传播延迟

不管晶體(tǐ)的质量如何，或者您如何仔细选择晶體(tǐ)周围的组件值，如果逆变器门的性能(néng)较差，都会出现振荡频率误差，并可(kě)能(néng)出现过多(duō)的频率漂移。考虑74AC04逆变器（仅作為(wèi)示例）：

所引用(yòng)的上升沿和下降沿的延迟数字通常约為(wèi)5 ns，但可(kě)能(néng)高达10 ns。如果采用(yòng)最大值，则意味着总输出延迟时间為(wèi)10 ns，并且由于我们可(kě)能(néng)正在设计10 MHz振荡器，因此额外的10 ns等于相移增加了36°。但是，这可(kě)以通过使用(yòng)的電(diàn)路类型来缓解。例如，如果我们以半線(xiàn)性方式操作栅极，并因此在输出MOSFET深度饱和的情况下不会发生这种情况。不过，我们可(kě)能(néng)希望看到这种布置中的延迟相当于20°相移。
 如果发生这种情况，则意味着加载的晶體(tǐ)電(diàn)路仅需产生160°的相移即可(kě)产生可(kě)行的振荡，这会对功耗产生不利影响，如下所示：

下表总结了所有(yǒu)这些影响。左列显示了负载電(diàn)容值的范围。从图表中获取的蓝色数据假设栅极驱动器没有(yǒu)贡献任何明显的延迟时间；因此门延迟等于0°。相比之下，红色数据假定栅极驱动器与74AC04相似，并产生20°的等效延迟。

负载電(diàn)容	闸门延迟≡0°		闸门延迟≡20°
	所需晶體(tǐ)偏移：180°		所需晶體(tǐ)偏移：160°
	频率	功率	频率	功率
2 x 5 pF	10.00285 MHz	5.35微瓦	10.00231 MHz	35.51微瓦
2 x 10 pF	10.00208兆赫	12.12微瓦	10.00172兆赫	38.89微瓦
2 x 20 pF	10.00137 MHz	28.73微瓦	10.00118兆赫	56.55微瓦
2 x 40 pF	10.00082 MHz	73.88微瓦	10.00074 MHz	104.41微瓦

我们可(kě)以看到，当考虑到栅极传播延迟以及它如何最大程度地影响“低功耗”振荡器電(diàn)路时，晶體(tǐ)功耗会更高。因此，如果要获得最佳的稳定性和低功耗，请谨慎选择门。

专门為(wèi)晶體(tǐ)振荡器设计的器件是SN74LVC1404（晶體(tǐ)振荡器或陶瓷谐振器的振荡器驱动器）。電(diàn)源電(diàn)压為(wèi)5伏时，其传播延迟（在Xin和Xout之间）不超过1.8 ns，電(diàn)源電(diàn)压為(wèi)3.3伏时，其传播延迟不超过2.4 ns。它还具有(yǒu)一个内置的门，用(yòng)于像这样缓冲Xout：

另外，请注意使用(yòng)電(diàn)阻器RF-所有(yǒu)涵盖类型的皮尔斯振荡器電(diàn)路都需要使用(yòng)電(diàn)阻器RF。该電(diàn)阻的作用(yòng)类似于运算放大器中的反馈電(diàn)阻。它使用(yòng)高阻抗负反馈将门变成一个近乎線(xiàn)性的放大器，以将输入偏置在“正确的”直流電(diàn)平。

我不希望该设备产生的延迟会比在10 MHz处的等效4°相移更多(duō)。比较其他(tā)潜在的Pierce振荡器驱动器门时，这种类型的芯片是一个很(hěn)好的基准。