如何在電(diàn)路和传输線(xiàn)中使用(yòng)输入阻抗

2021-08-09

如何在電(diàn)路和传输線(xiàn)中使用(yòng)输入阻抗

输入阻抗是那些在没有(yǒu)很(hěn)多(duō)上下文(wén)的情况下被抛出的术语之一。了解传输線(xiàn)理(lǐ)论的精髓的设计人员应该了解如何使用(yòng)它来确定什么是“電(diàn)長(cháng)”互连，而不是仅仅使用(yòng) 10% 的波長(cháng)值作為(wèi)经验法则。输入阻抗在電(diàn)路中遵循类似的想法，尽管我们通常不会将電(diàn)路视為(wèi)具有(yǒu)连接不同组件的传输線(xiàn)。

输入阻抗是了解電(diàn)子产品中不同组件之间传输線(xiàn)连接的一个重要方面。输入阻抗主要用(yòng)于 RF 设计，但它可(kě)用(yòng)于开发高速设计中的传递函数，然后可(kě)用(yòng)于使用(yòng)因果模型预测脉冲响应。在处理(lǐ)输入阻抗时几乎从未解决的问题之一是组件之间的互连如何修改传播信号所见的阻抗。我将展示一些简单的例子，说明这是如何发生的，以及它如何确定您的信号看到的实际输入阻抗。

了解输入阻抗

在之前的一篇文(wén)章中，我介绍了一组传输線(xiàn)的定义，其中包括输入阻抗。在不重复该文(wén)章中的所有(yǒu)内容的情况下，我将简要总结与输入阻抗、特性阻抗、传输線(xiàn)和電(diàn)路相关的重要定义。

電(diàn)路输入阻抗

如果我们看一个典型的電(diàn)路，它可(kě)以有(yǒu)多(duō)个阻抗，如下图所示。在这个概念性示例中，我们有(yǒu)一个驱动器，它具有(yǒu)一些定义的输出阻抗 (Z out )，并且電(diàn)路具有(yǒu)各种阻抗，这些阻抗组合在一起形成输入阻抗。在下面的例子中，输入阻抗就是等效阻抗 Z in = Z 1 + (Z 2 ||(Z 3 + Z 4 ))。

当驱动器激励電(diàn)路时，驱动器的输出阻抗Z out和電(diàn)路的输入阻抗Z in之间存在反射系数（S11）。通过匹配阻抗，我们可(kě)以得到最小(xiǎo)反射（相等的输入和输出阻抗）或最大功率传输（共轭匹配），或者对于電(diàn)阻阻抗，两者同时存在。输入阻抗没有(yǒu)告诉您的是電(diàn)路内每个元件之间发生了什么。构成電(diàn)路的四个阻抗中的任何一个阻抗之间都可(kě)能(néng)存在反射。

需要阻抗控制的现代组件将采用(yòng)片上端接，这将在宽带宽内提供可(kě)靠的阻抗值。在非常高的频率下，由于封装寄生（芯片電(diàn)容和引脚/键合線(xiàn)電(diàn)感），输出阻抗将再次变為(wèi)无功，这将限制从驱动器到负载的功率传输。

这涵盖了直接连接到電(diàn)路的驱动器组件的基础知识。当我们现在在驱动器和负载電(diàn)路之间有(yǒu)一条传输線(xiàn)时会发生什么？

传输線(xiàn)+電(diàn)路

现在，如果驱动器和接收器之间有(yǒu)一条传输線(xiàn)，我们就有(yǒu)一个位于源组件附近的“新(xīn)”输入阻抗。这个输入阻抗现在取决于传输線(xiàn)的特性阻抗、線(xiàn)的長(cháng)度和沿線(xiàn)的传播常数。

这是我们得到传输線(xiàn)临界長(cháng)度定义的地方；它基于传播常数、線(xiàn)路長(cháng)度和频率之间的关系，任何有(yǒu)关上升时间的规则都只是一个近似值，不应用(yòng)于高速设计或射频设计。这也是大多(duō)数指南结束并且他(tā)们没有(yǒu)继续探索 RF 设计或高速设计中的实际情况的情况之一。

级联元件的输入阻抗

现在我们需要考虑一个真实的情况，在一条传输線(xiàn)上有(yǒu)多(duō)个元素，甚至多(duō)条線(xiàn)路，所有(yǒu)这些元素都级联以形成一个更复杂的网络。在这种情况下输入阻抗是多(duō)少？

让我们考虑一下您在 RF 设计或 PCIe 布線(xiàn)中可(kě)能(néng)遇到的常见情况，在这种情况下，您在線(xiàn)路上放置了一个交流耦合電(diàn)容器。在雷达频率的 RF 情况下，或者在较新(xīn)的 PCIe 代或可(kě)能(néng)的高速以太网中发现非常高的带宽信号时，互连的作用(yòng)就像在線(xiàn)路的每个部分(fēn)之间有(yǒu)两个传输線(xiàn)部分(fēn)。那么三个元件级联时的输入阻抗是多(duō)少？

答(dá)案是：在源端看到的输入阻抗与所有(yǒu)下游部分(fēn)的输入阻抗有(yǒu)关。这是一个归纳问题，如下图所定义。電(diàn)容器将有(yǒu)自己的输入阻抗值 (Z inC )，这取决于传输線(xiàn)#2 的输入阻抗和负载阻抗。两个输入阻抗将决定传输線(xiàn)#1 的输入阻抗。

希望您能(néng)看到这种归纳推理(lǐ)如何无限期地继续下去。上述情况与您在高速数字系统中遇到的情况一样复杂，除非您必须穿过连接器，在这种情况下您将处理(lǐ)级联 S 参数。在 RF 系统中，如果您现在必须设计阻抗匹配网络，并且在您努力匹配系统每个部分(fēn)之间的阻抗时，系统的尺寸可(kě)能(néng)会变大，它会变得非常复杂。有(yǒu)一篇关于在 JPIER 中為(wèi)分(fēn)支和级联系统实现这种方法的很(hěn)棒的论文(wén)：

上述系统应该提出的一个突出问题是：输入端看到的 S 参数是什么？因為(wèi)我们有(yǒu)一个级联系统，您需要确定该网络的级联 S 参数矩阵。使用(yòng)上面显示的迭代输入阻抗，您可(kě)以在输入端口获得 S11，但仅此而已。要获得完整的 S 参数，您需要使用(yòng)涉及可(kě)级联参数集的矩阵计算；ABCD 参数是理(lǐ)想的。事实上，如果您使用(yòng) MATLAB 进行计算，他(tā)们的文(wén)档说明他(tā)们使用(yòng) ABCD 到 S 参数的转换来获得上述网络的级联 S 参数。最好进行这些计算，因為(wèi)它们可(kě)以构成评估互连设计的测量基础。