為(wèi)新(xīn)设计开发 PCB 测试程序

2021-06-30

為(wèi)新(xīn)设计开发 PCB 测试程序

我们大力支持将测试结构放入 PCB 中。整合这些结构的动力涵盖了广泛的主题——这是一种新(xīn)设计；您正在使用(yòng)新(xīn)的组件技术；新(xīn)的层压板或新(xīn)的制造商(shāng)等等。

当今的電(diàn)子产品需要许多(duō)关键的性能(néng)特征。它们以高频率运行，传输大量数据，而且速度比以往任何时候都快。这给产品开发人员带来了巨大的压力，需要确保他(tā)们的设计符合所有(yǒu)条件，既可(kě)以作為(wèi)原型工作，也可(kě)以批量生产，并满足关键的成本和产品交付要求。

鉴于所有(yǒu)这些参数，在制造新(xīn)设计之前制定 PCB 测试程序是一个明智的技术和商(shāng)业决策。PCB 上的测试结构可(kě)以在将组件加载到電(diàn)路板之前使用(yòng)，这将有(yǒu)助于确保電(diàn)路板按规定和构建的方式运行。

PCB 中的测试结构

推动在板上构建测试结构的因素基于以下几点：

假设来自制造商(shāng)的電(diàn)路板是“好”的，因為(wèi)制造商(shāng)说它们是“好”的。

即使您与信誉良好的制造商(shāng)打交道，在制造过程中也有(yǒu)可(kě)能(néng)出现问题的地方，例如：

这些层的顺序错误（下面将详细介绍）。

阻抗不正确。

使用(yòng)了错误的层压板，或者制造商(shāng)以“省钱”為(wèi)幌子用(yòng)替代品替换了您指定的层压板。

层压板中的玻璃编织错误导致歪斜。

对于数据速率非常高的产品来说，这是一个巨大的问题。

在组装过程之前，歪斜问题不会很(hěn)明显。

如上所述，必须通过使用(yòng)位于電(diàn)路板边缘的堆叠条纹来验证電(diàn)路板中的层堆叠。这似乎是一个简单的问题或平凡的做法，但如果不这样做，可(kě)能(néng)会导致可(kě)怕的后果。如果電(diàn)路板层出现故障，则没有(yǒu)简单的修复方法，并且可(kě)能(néng)会产生大量成本和进度，因為(wèi)唯一的选择是报废電(diàn)路板并重新(xīn)开始。

图 1. 用(yòng)于检查层序和電(diàn)介质厚度的堆叠条纹。

图 1描绘了堆叠条带测试结构。结构中使用(yòng)的铜条以这样的方式绘制，即当从面板上切下 PCB 时，这些条是肉眼可(kě)见的。每层中的条带比上面的条長(cháng)。这使得可(kě)以通过简单地看到向下进入 PCB 每一层的楼梯台阶变長(cháng)来确定所有(yǒu)层的顺序是否正确。

在设计和制造过程中有(yǒu)很(hěn)多(duō)地方可(kě)能(néng)会错误地处理(lǐ)层的顺序。一是准备用(yòng)于蚀刻 PCB 层的照相工具和模板。另一种可(kě)能(néng)发生在作為(wèi)层压过程的一部分(fēn)铺设各个层时。显然，電(diàn)路板上的层数越多(duō)，堆叠条纹测试结构就越重要。

图 2显示了通过使用(yòng)测试结构检测到的故障示例。第 11 层是第 22 层应位于的位置。两者都是電(diàn)源平面。不合适的层用(yòng)堆叠条纹表示，这些条纹在板的侧面可(kě)见。

图 2. 层顺序不正确的 PCB。

在这种情况下，所有(yǒu)阻抗都是正确的，因為(wèi)交换的层包含電(diàn)源层和接地层。我们在测试结构中检测到的其他(tā)故障包括一个组件，其中在材料清单中指出了不正确的旁路電(diàn)容器。堆叠条纹还可(kě)用(yòng)于检测不正确的阻抗值。

图 3显示了一组实际堆叠条带的放大视图，其中可(kě)以看到每个介電(diàn)层中的玻璃纤维、铜厚度和 5 密耳的走線(xiàn)从 PCB 突出。

图 3. 堆叠条纹的放大视图。

PCB测试程序

与任何流程一样，在 PCB 加载元件之前，需要在 PCB 上采取特定步骤。此 PCB 测试程序超越了在線(xiàn)测试。这些步骤包括：

将堆栈向上绘制并记录在计算出的阻抗旁边的每个信号层的实际阻抗。（确保使用(yòng) 125-175 pSec 边缘进行测量。）

抛光堆叠条纹以确保它们清晰。接下来，為(wèi)了保护它们，应该用(yòng)清漆覆盖它们。

确保每一层的条纹比上面的長(cháng)。

使用(yòng)带有(yǒu)刻度的显微镜，测量每个介電(diàn)层的厚度并将此信息记录在叠层图上。

测量并记录每个铜层的厚度。

测量每个堆叠条旁边的走線(xiàn)宽度并记录下来。

使用(yòng)普通電(diàn)容计，测量每个電(diàn)源電(diàn)压的平面電(diàn)容并将该信息与计算得出的信息进行比较。

使用(yòng)网络分(fēn)析仪或带有(yǒu)跟踪信号发生器的频谱分(fēn)析仪，扫描每个電(diàn)源電(diàn)压的阻抗与频率的关系。然后，应将每次扫描的示波器图像相互比较。（执行此操作的方法在本文(wén)末尾的参考文(wén)献 1，第 2 卷中进行了描述。）

上述步骤 1-7 应对收到的每批新(xīn) PCB 执行，并应检查每个 PCB 以验证堆叠条的顺序是否正确，如上述步骤 3 所述。

如果上述测量值在规格范围内，下一个任務(wù)是验证旁路電(diàn)容器群是否為(wèi)每个電(diàn)源電(diàn)压创建了适当的阻抗与频率响应。这是通过发送一个 PCB 来仅加载旁路電(diàn)容器然后执行以下测试来完成的：

如以上步骤 8 所述，扫描每个電(diàn)源電(diàn)压的阻抗与频率，并将该信息与预测的阻抗与频率进行比较。如果满足阻抗目标，则可(kě)以将 PCB 送出进行最终组装。如果存在“阻抗空洞”，则有(yǒu)必要重新(xīn)计算消除空洞所需的電(diàn)容器数量。

如果需要，进行高压测试。

列出用(yòng)于每个電(diàn)压的旁路電(diàn)容器，参数如表 1 所示。

表 1. 用(yòng)于電(diàn)路板中每个電(diàn)压的旁路電(diàn)容器列表。

在上述之后，进行以下测试以检查IC封装和電(diàn)源在最坏情况下的性能(néng)。

使用(yòng)适当的软件代码，使任何处理(lǐ)器以运行中将出现的最慢和最快的速度从待机模式进入活动模式。必须监控处理(lǐ)器内核的 Vdd 并记录最坏情况下的纹波。应保留生成的示波器图片。验证PDN 上测得的纹波是否符合设计规范也很(hěn)重要。

使用(yòng)适当的软件代码，使最宽的数据总線(xiàn)首先从全 0 切换到全 1，然后从全 1 切换到全 0。再次监视 Vdd 上的纹波；保留示波器图片，并根据设计规范验证纹波。

使用(yòng)上面第 2 步中使用(yòng)的相同代码，通过将示波器连接到一个安静的输出端来测量 Vcc 和地弹很(hěn)重要，该输出端在 IC 封装内与正在切换的数据总線(xiàn)共享相同的電(diàn)源轨。此处也应保留示波器图片，并验证 Vcc 和地弹是否符合设计规范的要求。

背板的特殊测试

通常，背板除了原始 DC 電(diàn)压（例如 48 V）之外没有(yǒu)電(diàn)源。但是，它们可(kě)能(néng)在选定的線(xiàn)路上具有(yǒu)特殊的平面電(diàn)容器以控制 EMI。用(yòng)于背板的测试步骤包括： 如上所述，对未加载的裸 PCB 执行步骤 1-6。

测量具有(yǒu)嵌入式電(diàn)容器的每个信号的值。这是使用(yòng)普通電(diàn)容表完成的，并将结果与设计目标进行比较。

根据需要进行高压测试。

其他(tā)特殊测试

不同長(cháng)度的测试走線(xiàn)：在某些 PCB 上，同一层可(kě)能(néng)有(yǒu)两条不同長(cháng)度的测试走線(xiàn)。测量每个上的时间延迟可(kě)用(yòng)于通过获取时间差并将其除以長(cháng)度差来计算速度。这使得能(néng)够计算该层的有(yǒu)效介電(diàn)常数。

直流電(diàn)压降：在具有(yǒu)非常高電(diàn)流的 PCB 上，建议使用(yòng)万用(yòng)表并运行从稳压器端子到最遠(yuǎn)负载的電(diàn)压降曲線(xiàn)，以确保直流電(diàn)压降在限制范围内。正如在之前的文(wén)章中所指出的，当今的许多(duō)设计都不能(néng)容忍非常大的電(diàn)压骤降。由于开始时没有(yǒu)很(hěn)多(duō)余量，因此在超出限制之前不必有(yǒu)很(hěn)大的差异。

概括

将测试结构放置為(wèi) PCB 测试程序的一部分(fēn)有(yǒu)几个正当理(lǐ)由。这些结构有(yǒu)多(duō)种用(yòng)途，包括确保层的顺序正确；确保铜层厚度和走線(xiàn)宽度正确；确保電(diàn)容電(diàn)源電(diàn)压正确；确保每个電(diàn)源電(diàn)压的阻抗与频率的关系是正确的，并确保電(diàn)压降在适当的容差范围内。