在高速 PCB 设计中永遠(yuǎn)不要跨越地平面间隙

2021-07-19

在高速 PCB 设计中永遠(yuǎn)不要跨越地平面间隙

确保这些走線(xiàn)都没有(yǒu)穿过地平面间隙

我经常浏览電(diàn)子产品和 PCB 论坛，我看到一遍又(yòu)一遍地问同样的问题：為(wèi)什么我不应该在地平面的裂口上布線(xiàn)？从制造商(shāng)到刚刚涉足高速 PCB 设计的专业设计师，每个人都会问这个问题。对于专业的信号完整性工程师来说，答(dá)案应该是显而易见的。

无论您是長(cháng)期从事 PCB 布局的工程师还是临时设计师，了解这个问题的答(dá)案都会有(yǒu)所帮助。答(dá)案总是被框定為(wèi)始终/从不声明。我通常不喜欢对 PCB 设计问题给出绝对的答(dá)案，但在这种情况下，答(dá)案很(hěn)明确：切勿将信号路由到地平面的间隙上。让我们进一步深入研究，了解為(wèi)什么不应该在地平面的间隙上布線(xiàn)。

地平面间隙：低速和高速设计

回答(dá)这个问题需要考虑信号在直流、低速和高速下的表现。这是因為(wèi)每种类型的信号都会在该参考平面中产生不同的返回路径。您的信号所遵循的返回路径将对電(diàn)路板内产生的 EMI 以及特定電(diàn)路对 EMI 的敏感性产生一些重要影响。

如果您了解 PCB 中的返回電(diàn)流是如何形成的，那么就很(hěn)容易了解它如何影响 EMI 和信号完整性。这就是為(wèi)什么它很(hěn)重要——它与接地平面间隙上的布線(xiàn)有(yǒu)关。電(diàn)路板中的返回電(diàn)流形成的回路决定了两个重要的行為(wèi)：

EMI 敏感性。電(diàn)路中的電(diàn)源和返回電(diàn)流产生的环路决定了電(diàn)路板对 EMI 的敏感性。具有(yǒu)大電(diàn)流回路的電(diàn)路将具有(yǒu)更大的寄生電(diàn)感，使其更容易受到辐射 EMI 的影响。

开关信号振铃。当信号在電(diàn)平之间切换时，電(diàn)路中的寄生電(diàn)感决定了電(diàn)路中瞬态响应所经历的阻尼水平。当与電(diàn)路中的寄生電(diàn)容一起使用(yòng)时，这两个量决定了瞬态响应的固有(yǒu)频率和阻尼振荡频率。

让我们详细看一下直流、低速和高速信号：

直流電(diàn)压/電(diàn)流

当電(diàn)路板使用(yòng)直流電(diàn)源运行时，不会直接在信号走線(xiàn)下方产生返回電(diàn)流；它将沿着一条直線(xiàn)回到供应返回点。这意味着您基本上无法控制返回路径，并且由于寄生電(diàn)感较大，電(diàn)路板可(kě)能(néng)容易受到 EMI 的影响。有(yǒu)人会认為(wèi)，因為(wèi)電(diàn)源没有(yǒu)切换，所以不会有(yǒu)瞬态振荡，因此微带線(xiàn)走線(xiàn)是否穿过地平面间隙也没有(yǒu)关系。虽然没有(yǒu)振荡，但仍然存在 EMI 敏感性问题。您应该尽量保持直流回路電(diàn)感尽可(kě)能(néng)低，避免通过接地层间隙布線(xiàn)是减少回路電(diàn)感的最佳方法。

低速信号

就像直流信号一样，返回路径决定了電(diàn)路的环路電(diàn)感，它决定了瞬态响应中的EMI 敏感性和阻尼。如果环路電(diàn)感较大，阻尼率将较低，就像 DC 信号的情况一样，通过接地层间隙布線(xiàn)会增加环路電(diàn)感，从而影响信号完整性、電(diàn)源完整性和 EMI。

不幸的是，低速信号已成為(wèi)历史，每块使用(yòng) TTL 和更快逻辑的電(diàn)路板都将表现為(wèi)高速電(diàn)路。对于低速信号（通常為(wèi) 10 ns 的上升时间或更慢），特定電(diàn)路中的振铃幅度通常足够低，以至于不会被注意到。因此，只要信号不通过地平面间隙路由，环路電(diàn)感通常就足够低以防止强烈振铃、EMI 敏感性和相关的電(diàn)源完整性问题。

高速信号

如果我采用(yòng)设计為(wèi)低速运行的電(diàn)路板，并使用(yòng)高速信号运行它，对于给定的電(diàn)路环路電(diàn)感，振铃幅度将更大。同样，这说明需要保持電(diàn)路板中的环路電(diàn)感尽可(kě)能(néng)小(xiǎo)。目标是提供尽可(kě)能(néng)多(duō)的阻尼，以减少给定互连中的振铃幅度。同样，通过接地平面间隙布線(xiàn)将避免增加环路電(diàn)感。此外，接地平面应放置在承载高速電(diàn)路的信号层下方，以确保整个互连中的环路電(diàn)感尽可(kě)能(néng)低。

通过接地层间隙路由的信号的示例返回路径。

另一种查看接地层间隙的方法是阻抗不连续性。如果信号通过接地平面间隙路由，间隙上方區(qū)域的阻抗将大于互连其余部分(fēn)的阻抗。除了上述加剧的振铃问题外，这还会导致信号反射。

了解有(yǒu)关地平面间隙上高速信号传输的更多(duō)信息。

上面提到的关于数字信号的一切都同样适用(yòng)于模拟信号。上面提到的瞬态信号问题与電(diàn)源完整性问题有(yǒu)关，尤其是在使用(yòng)高栅极/引脚数组件的電(diàn)路板中。层堆栈应专门设计為(wèi)支持快于 TTL 的组件（见下文(wén)）。

電(diàn)源轨和地平面间隙

请注意，我们已经从信号完整性的角度研究了这一点，但同样的想法也适用(yòng)于電(diàn)源完整性。正如微带線(xiàn)走線(xiàn)不应穿过地平面间隙一样，您也应该避免在地平面间隙上方的表面层上布線(xiàn)電(diàn)源轨。如果您為(wèi)数字 IC 提供直流電(diàn)源，当 IC 在 ON 和 OFF 状态之间切换时，它会从電(diàn)源汲取一些電(diàn)流。这将在電(diàn)源轨上产生電(diàn)压纹波。

電(diàn)源電(diàn)压中的这种特殊瞬态响应表现為(wèi)阻尼振荡。其幅度与 PDN的阻抗成正比，与 PDN 中的阻尼水平成反比。就像阻尼与标准 PCB 互连中的环路電(diàn)感成反比一样，这同样适用(yòng)于 PDN 中的瞬态响应。这意味着如果保持较小(xiǎo)的环路電(diàn)感，则可(kě)以抑制電(diàn)源轨上的瞬态响应。做到这一点的最佳方法是将接地平面放置在与電(diàn)源平面直接相邻的层上，并避免在任何接地平面间隙上布線(xiàn)任何電(diàn)源轨。

如果您使用(yòng)的是两层電(diàn)路板并且没有(yǒu)空间放置接地层，则应仔细规划電(diàn)路板中的返回路径，以保持较小(xiǎo)的环路電(diàn)感。一种选择是在顶层和底层使用(yòng)网格布置的接地區(qū)域，并通过过孔将它们连接起来。但是，如果您正在处理(lǐ)高速信号（TTL 和更快），由于PDN 中的電(diàn)容不足，您会在電(diàn)源轨上看到较大的電(diàn)压波动。这是高速電(diàn)路板中電(diàn)源和地平面放置在相邻层上，而地平面直接放置在信号/元件层下方的主要原因。

Altium Designer ®中强大的PCB 设计和分(fēn)析工具建立在统一的规则驱动设计引擎之上，允许您在创建布局时检查電(diàn)路板的性能(néng)。您还将拥有(yǒu)一套完整的工具，用(yòng)于分(fēn)析信号完整性并為(wèi)您的制造商(shāng)准备可(kě)交付成果。