原型板的電(diàn)源完整性测量

2021-07-19

原型板的電(diàn)源完整性测量

构建新(xīn)设备的两个方面对于确保您的電(diàn)路板按预期工作并满足严格的性能(néng)要求至关重要。借助先进的系统，验证原型进行全面生产所需的测试和测量水平遠(yuǎn)遠(yuǎn)超出了使用(yòng)万用(yòng)表的范围。

電(diàn)源完整性测量非常重要，因為(wèi)越来越多(duō)的系统以更低的電(diàn)压和更小(xiǎo)的噪声容限运行。電(diàn)路板中的電(diàn)源完整性问题可(kě)能(néng)是信号完整性问题的根源，不应孤立地对待这两个认证领域。让我们来看看数字、高频模拟和混合信号系统所需的一些标准電(diàn)源完整性测量。

電(diàn)源完整性问题和测量

在板上安装電(diàn)源的全部意义在于确保您的组件获得稳定的電(diàn)压/電(diàn)流。换句话说，您需要确保電(diàn)源提供的 5 V 在到达下游组件时仍為(wèi) 5 V。IR 压降是直流電(diàn)压降的明显罪魁祸首，但当我们考虑连接到電(diàn)源轨的实际组件的行為(wèi)时，还会出现其他(tā)问题。

这很(hěn)简单，可(kě)以使用(yòng)PDN 分(fēn)析工具进行模拟，但几乎不可(kě)能(néng)在带有(yǒu)電(diàn)源层和接地层的電(diàn)路板上进行测量，除非您安装了许多(duō)可(kě)以连接到探头的测试点。如果您想对此进行测试，您基本上需要制作一个与您的叠层相匹配的测试试样，并包括電(diàn)源/接地连接和一些電(diàn)阻的测试点。这在以高速、高频或两者同时运行的高性能(néng)系统中通常不那么重要。

在这些高性能(néng)系统中，電(diàn)源轨上的振铃更為(wèi)重要。当 IC 切换时，它会从電(diàn)源中汲取大量電(diàn)流，从而在 PDN 中引起瞬态振荡。如果没有(yǒu)用(yòng)于提取寄生参数和后续参数优化的工具，设计一个 PDN 来严格抑制这种振荡是相当困难的，并且随着它的增加，使用(yòng)串联電(diàn)阻提供阻尼（就像传输線(xiàn)中的串联过度端接那样）是不可(kě)能(néng)的PDN 阻抗。因此，标准做法是在相关带宽内使 PDN 阻抗尽可(kě)能(néng)小(xiǎo)。对于给定的瞬态電(diàn)流消耗，这可(kě)以最大限度地减少 PDN 上的電(diàn)压波动。

这也应该说明去耦的重要性，包括正确的叠层设计和去耦電(diàn)容器。去耦電(diàn)容器被赋予了一个相当不幸的名字，因為(wèi)它们不去耦任何东西（在过滤的说法中）。您的去耦网络需要在足够短的时间内提供足够的電(diàn)荷，以便所有(yǒu)電(diàn)荷都来自去耦電(diàn)容器而不是電(diàn)源。PDN 中的瞬态纹波会在数字 IC 的输出中产生 ~1 ps/mV 或更多(duō)的随机抖动。时钟抖动达到数百 ps 的情况并不少见，这会在任何以高数据速率运行的通道中产生问题。

如果我们考虑这些要点，我们会看到需要在 PDN 中测量的五个主要量：

关键元件切换时的電(diàn)压纹波幅度

PDN 阻抗谱

振铃产生的抖动

时钟周期的差异

直流稳定性

解释電(diàn)源完整性测量

下图显示了使用(yòng)示波器测量 PDN 上瞬态電(diàn)压响应的示例示波器。

電(diàn)源完整性测量结果示例。表层的電(diàn)源轨用(yòng)蓝色表示，内部電(diàn)源平面電(diàn)压用(yòng)绿色表示，测试信号用(yòng)白色表示。所有(yǒu)電(diàn)压测量值都是根据電(diàn)源回路收集的。

一旦测试时钟信号打开，我们就会看到与时钟脉冲的上升/下降沿相对应的重复瞬态响应。这叠加在较低频率的瞬态响应上。一旦测试信号关闭，就很(hěn)容易看到这种较低频率的瞬态响应。如果下游電(diàn)路以 2% 的容差在 1.8 V 下运行，则该 PDN 将无法通过认证。

阻抗谱测量

PDN 的阻抗谱可(kě)以通过阻抗分(fēn)析仪或矢量网络分(fēn)析仪（可(kě)以在阻抗模式下运行）在测试试样上确定。如果您确实使用(yòng)矢量网络分(fēn)析仪，请确保在执行测量时為(wèi)您的连接器（通常是高质量设备的 BNC 连接器）去嵌入 S 参数。此测量有(yǒu)助于解释 PDN 上的瞬态行為(wèi)，并可(kě)帮助您确定堆叠、去耦网络或两者需要如何更改以减少電(diàn)源总線(xiàn)振铃。

抖动/相位噪声测量

这最容易通过使用(yòng)下游组件输出的眼图来确定。这是 I/O 通道的标准测量，需要在電(diàn)路板上安装一些用(yòng)于信号完整性的测试结构。

时钟频率变化

未锁定到高度稳定的参考时钟（例如，使用(yòng) PLL）的合成时钟（例如，電(diàn)压频率转换器、VCO/NCO 等）除了定时抖动之外，还会经历输出频率的一些变化。这也源于您的 PDN 中的涟漪。下面显示了 500 MHz 时钟的示例。在这里，我们看到在存在 ~250 mV 峰峰值振铃的情况下，时钟周期的变化超过 10%。

由于 PDN 上的噪声引起的时钟频率变化。

直流稳定性

测量直流稳定性需要移除示波器输入端的任何隔直電(diàn)容并施加一些電(diàn)压偏移，使直流信号进入示波器输出的中间范围。这使您可(kě)以看到任何低频内容对電(diàn)源输出的影响。您还可(kě)以通过将 FFT 应用(yòng)于时域测量来将任何隐藏的低频内容归零。

收集所有(yǒu)这些测量结果的关键是使用(yòng)具有(yǒu)足够大带宽、高分(fēn)辨率、可(kě)调偏移和低衰减比的低阻抗探头的示波器。市场上有(yǒu)很(hěn)多(duō)选择，但请務(wù)必与您的示波器制造商(shāng)核对这些规格。

该预布局和后布局仿真工具中的Altium Designer ®可(kě)以给你看看到電(diàn)位信号和電(diàn)源完整性问题在您的電(diàn)路板产生的前一个原型，给你的，潜在的问题可(kě)能(néng)在于一些提示。您还可(kě)以在单个平台中访问一整套路由、制造计划和数据管理(lǐ)功能(néng)。