集成電(diàn)路设计和布局中需要的電(diàn)路仿真

2020-12-08

每个集成電(diàn)路都包含数百万个晶體(tǐ)管和其他(tā)基本電(diàn)路元件，所有(yǒu)这些元件都需要仔细设计和优化以提供所需的電(diàn)气性能(néng)。在典型的集成電(diàn)路中，设备中的每个模块都需要由较小(xiǎo)的電(diàn)路以及最终嵌入硅晶片中的单个组件精心构建。在将電(diàn)路块在超大规模集成（VLSI）布局软件中组合在一起之前，需要仔细优化设计的每个部分(fēn)。

仿真工具可(kě)能(néng)是设计优化的重要组成部分(fēn)，因為(wèi)设计人员可(kě)以在将電(diàn)路块集成到物(wù)理(lǐ)布局中之前尝试不同的组件和拓扑。当需要電(diàn)路仿真作為(wèi)VLSI布局的一部分(fēn)时，正确的電(diàn)路仿真工具集将有(yǒu)助于使用(yòng)参数扫描进行设计优化。这是VLSI设计和布局中電(diàn)路仿真的内容。

VLSI需要哪些電(diàn)路仿真？

為(wèi)集成電(diàn)路构建電(diàn)路块时，每个電(diàn)路将需要自己的一组仿真。系统中从電(diàn)气行為(wèi)到噪声和热行為(wèi)的所有(yǒu)事物(wù)都应进行仿真，以确保可(kě)以适当优化设计。大型VLSI布局的模拟仿真非常耗时，因此在连接到大型系统之前先对单个電(diàn)路模块进行仿真。

在VLSI布局中，每个基本電(diàn)路模块通过在每个模块之间级联输入和输出而组合在一起，成為(wèi)更大的模块。在下面显示的1位累加器電(diàn)路中，一个累加器块的输出将连接到另一个累加器块的输入。然后，总線(xiàn)输出将在集成電(diàn)路中的一条線(xiàn)上连接在一起，并路由到另一个集成電(diàn)路块中。

Virtuoso中显示的VLSI布局的累加器電(diàn)路。

在这个简单的示例和其他(tā)VLSI设计中，应执行的重要電(diàn)路仿真包括：

為(wèi)给定的一组输入生成的输出信号（在上面的示例中，底部输出组和总線(xiàn)输出均产生）

组成较大電(diàn)路的每个基于晶體(tǐ)管的電(diàn)路的電(diàn)气行為(wèi)

電(diàn)路块消耗的总電(diàn)阻功率

上面列出的每个领域都非常广泛，但是作為(wèi)VLSI设计的一部分(fēn)，可(kě)以使用(yòng)一些简单的仿真技术来解决这些问题。在每个这些领域中，使用(yòng)基于SPICE的仿真器创建電(diàn)路仿真都是最容易的。数十年来，该仿真工具已成為(wèi)行业标准，包括集成電(diàn)路设计。下面总结了一些可(kě)以在基于SPICE的模拟器中执行的重要模拟任務(wù)。

 

一旦执行了这些仿真任務(wù)并确定了電(diàn)路重要部分(fēn)的電(diàn)气行為(wèi)，就可(kě)以开始级联電(diàn)路块，以检查信号如何在整个集成電(diàn)路中传播。这是检查信号如何通过由多(duō)个互连電(diàn)路块组成的真实集成電(diàn)路传输的第一步。VLSI布局中電(diàn)路仿真的另一个重要方面是電(diàn)路优化，其中電(diàn)路仿真可(kě)用(yòng)于确定每个電(diàn)路模块的最佳设计参数。

電(diàn)路优化和VLSI布局

使用(yòng)電(diàn)路仿真的重要部分(fēn)是设计优化。这是電(diàn)子设计的广阔领域，针对PCB和IC中的特定结构（例如，传输線(xiàn)，阻抗匹配网络和去耦電(diàn)容器的选择）已经开发出许多(duō)独特的优化方法。電(diàn)路优化的目标是平衡不同的電(diàn)气目标，例如最大化的功率效率，最小(xiǎo)的阻抗偏差或最大的信号带宽。

这些设计目标经常相互竞争，并且在没有(yǒu)正确的電(diàn)路仿真工具集的情况下，手动仿真電(diàn)路中的每个参数值非常耗时。