使用(yòng)参数化约束进行PCB设计

2021-03-31
如今PCB设计考虑的因素越来越复杂，如时钟、串扰、阻抗、检测、制造工艺等等，这经常使得设计人员要重复进行大量的布局布線(xiàn)、验证以及维护等工作。参数约束编辑器能(néng)将这些参数编到公式中，协助设计人员在设计和生产过程中更好地处理(lǐ)这些有(yǒu)时甚至还会互相对立的参数。

近年来对PCB布局布線(xiàn)的要求越来越复杂，集成電(diàn)路中晶體(tǐ)管数量还在按摩尔定律预计的速度不断上升，从而使得器件速度更快且每个脉冲沿上升时间缩短，同时管脚数也越来越多(duō)——常常要到500～2,000个管脚。所有(yǒu)这一切都会在设计PCB时带来密度、时钟以及串扰等方面的问题。
几年前，大部分(fēn)PCB上只有(yǒu)不多(duō)的几个“关键性”节点(net)，通常是指在阻抗、長(cháng)度及间隙等方面受到一些约束，PCB设计人员一般先对这些走線(xiàn)进行手工布線(xiàn)，然后再用(yòng)软件对整个電(diàn)路作大规模自动布線(xiàn)。如今的PCB上常常会有(yǒu)5,000个甚至更多(duō)的节点，而其中50%以上都属于关键性节点。由于面临着上市时间的压力，此时采用(yòng)手工布線(xiàn)已不可(kě)能(néng)。此外，不仅仅关键性节点的数量有(yǒu)所增加，每个节点的约束条件也在增加。

这些约束条件主要是由于参数相关性以及设计要求越来越复杂而产生的，例如两条走線(xiàn)的间隔可(kě)能(néng)取决于一个和节点電(diàn)压及線(xiàn)路板材料都有(yǒu)关的函数，数字IC上升时间减小(xiǎo)对高时钟速度和低时钟速度的设计都会产生影响，由于脉冲产生更快而使建立及保持时间更短，另外互连延时作為(wèi)高速電(diàn)路设计总延时的重要部分(fēn)对低速设计也同样非常重要等等。

如果電(diàn)路板能(néng)设计得更大一点，上面有(yǒu)些问题就比较容易解决，但现在的发展趋势却正好相反。由于在互连延时及高密度封装上的要求，電(diàn)路板正在不断变小(xiǎo)，从而出现了高密度電(diàn)路设计，同时还必须遵循小(xiǎo)型化设计规则。上升时间减小(xiǎo)再加上这些小(xiǎo)型化设计规则，使串扰噪声问题变得越来越突出，而球栅格阵列和其它高密度封装本身也会加重串扰、开关噪声及地線(xiàn)反弹等问题。

固定约束存在的限制

对付这些问题的传统做法是凭经验、缺省值、数表或计算方法将電(diàn)气和工艺要求转化為(wèi)固定的约束参数。例如工程师设计電(diàn)路时也许先确定一个额定阻抗，然后根据最后的工艺要求“估算”出一个能(néng)达到所需阻抗的额定線(xiàn)宽，或者利用(yòng)计算表格或算术程序对干扰进行测试，再求出長(cháng)度约束条件。

这种方法通常需要设计出一整套经验数据作為(wèi)PCB设计人员的基本指导原则，以便在用(yòng)自动布局布線(xiàn)工具进行设计时能(néng)够利用(yòng)这些数据。该方法的问题在于经验数据只是一个一般性原则，大部分(fēn)情况下它们都是正确的，但有(yǒu)些时候却不起作用(yòng)或导致错误的结果。

我们以上面确定阻抗的例子来看看这种方法可(kě)能(néng)造成的误差。和阻抗有(yǒu)关的因素包括電(diàn)路板材料的電(diàn)介质特性、铜箔高度、各层到地/電(diàn)源层间的距离及線(xiàn)宽，由于前三个参数一般由生产工艺决定，所以设计师通常是靠線(xiàn)宽来控制阻抗。由于每一線(xiàn)路层到地或電(diàn)源层的距离各不相同，因此对每一层都用(yòng)同一个经验数据显然是错误的。此外在开发过程中采用(yòng)的生产工艺或電(diàn)路板特性可(kě)能(néng)随时会改变，所以问题还会更加复杂。

大多(duō)数时候这些问题会在样机制作阶段暴露出来，一般是找出问题后通过对線(xiàn)路板修补或重新(xīn)进行板子设计来解决。这样做成本比较高，并且修补经常还会带来额外的问题而需要作进一步调试，最后由于延误上市时间而造成收入上的损失更是遠(yuǎn)遠(yuǎn)高于调试成本。几乎每家電(diàn)子生产商(shāng)都面临着这样的问题，最终都归结到传统的PCB设计软件无法跟上当前对電(diàn)气性能(néng)要求的实际情况，在这一点上它不像机械设计的经验数据那么简单。

解决方案：参数化约束

目前设计软件供应商(shāng)们试图通过在约束条件上增加参数的办法来解决这个问题。这种方法最先进的地方在于能(néng)够详细说明完全反映各种内部電(diàn)气特性的机械指标，只要将其加入到PCB设计中，设计软件就可(kě)利用(yòng)这些信息对自动布局布線(xiàn)工具进行控制。

当后续生产工艺改变时也不需要重新(xīn)作设计，设计人员只需简单地更新(xīn)工艺特性参数，即可(kě)自动改变相关约束条件。设计人员然后可(kě)以运行DRC(设计规则检查)确定新(xīn)工艺是否还违反了其它设计规则，并找出应该对设计的哪些方面进行更改才能(néng)纠正所有(yǒu)错误。

约束条件可(kě)以用(yòng)数學(xué)表达式的形式输入，包含常数、各种运算符、向量以及其它设计约束，為(wèi)设计人员提供一个参数化规则驱动系统。约束条件甚至能(néng)以查表的形式输入，将它们存放在PCB或原理(lǐ)图的设计文(wén)件中。PCB布線(xiàn)、铜箔區(qū)位置及布局工具都要遵照这些条件生成的约束规则，DRC则验证整个设计是否都符合这些约束，包括線(xiàn)宽、间隔及空间方面的要求(如面积和高度限制)等。

一个很(hěn)简单的例子是上升时间约束，一般将其设置為(wèi)常数1.5ns，根据此条件就可(kě)得出最大走線(xiàn)長(cháng)度的约束，即用(yòng)5,800mil/ns乘以上升时间1.5ns。稍為(wèi)复杂一点的例子是元件间隔，它通过将检测角的正切值乘以器件高度来决定，该算式可(kě)算出元件最小(xiǎo)间隔值。

分(fēn)级管理(lǐ)

参数化约束的一个主要的好处在于它能(néng)分(fēn)级进行处理(lǐ)。例如全局線(xiàn)宽规则可(kě)作為(wèi)一个设计约束用(yòng)于整个设计中，当然会有(yǒu)个别區(qū)域或节点不能(néng)照搬这个原则，这时就可(kě)绕过高一级约束而采用(yòng)分(fēn)级设计中的低级约束。以ACCEL Technologies的约束条件编辑器Parametric Constraint Solver為(wèi)例，共有(yǒu)7级约束：

1.设计约束，用(yòng)于所有(yǒu)无其它约束的对象。

2.层级约束，用(yòng)于某一层上的对象。

3.节点类型约束，用(yòng)于某个类型包含的所有(yǒu)节点。

4.节点约束，用(yòng)于某一个节点。

5.类间约束，表示两类节点之间的约束。

6.空间约束，用(yòng)于某个空间内的所有(yǒu)器件。

7.器件约束，用(yòng)于某一个器件。

该软件按照从个别器件到整个设计规则的顺序遵循各个设计约束，并用(yòng)图形的方式显示出这些规则在设计中的应用(yòng)次序。

·例1：線(xiàn)宽=f(阻抗，层间距，介電(diàn)常数，铜箔高度)

这里举例说明参数化约束条件如何作為(wèi)设计规则控制阻抗。如前所述，阻抗是介電(diàn)常数、到最近線(xiàn)路层距离、铜線(xiàn)宽度及高度的函数，由于已确定了设计所要求的阻抗，因此可(kě)任意取这四个参数作為(wèi)相关变量重新(xīn)写出阻抗公式，大多(duō)数情况下设计人员能(néng)够控制的参数只有(yǒu)線(xiàn)宽。

正因為(wèi)此，对線(xiàn)宽的约束就是阻抗、介電(diàn)常数、到最近線(xiàn)路层距离及铜箔高度的函数。如果将该公式定义為(wèi)层级约束而将制造工艺参数定义為(wèi)设计级约束，那么当所设计的線(xiàn)路层改变时软件会自动调整線(xiàn)宽以进行补偿。同样道理(lǐ)，如果设计的線(xiàn)路板用(yòng)另一种工艺进行生产而使铜箔高度发生了变化，则只要改变设计级里的铜箔高度参数就可(kě)使层级里的相关规则自动重新(xīn)计算。

·例2：器件间隔=max(默认间隔，f(器件高度，检测角度))

同时使用(yòng)参数约束和设计规则检查显而易见的好处是当设计修改时，参数化方法具有(yǒu)很(hěn)好的可(kě)移植性和可(kě)监测性。本例表明如何由工艺特性及测试要求来决定器件间隔，上面的公式表示器件间隔是器件高度和检测角度的函数。

通常检测角度对整块板都是一个常数，所以可(kě)在设计级进行定义。当改由不同的机器进行检测时，只需在设计级中输入新(xīn)的值即可(kě)更新(xīn)整个设计。将新(xīn)机器性能(néng)参数输入之后，设计人员只要简单地运行一下DRC以检查器件间隔是否与新(xīn)的间隔值有(yǒu)冲突，即可(kě)知道设计是否可(kě)行，这要比先分(fēn)析再改正然后按新(xīn)间隔要求硬性计算容易得多(duō)。

·例3：元器件布局

除了对设计对象和约束条件进行组织，设计规则还可(kě)用(yòng)于元器件布局，也即它能(néng)够根据约束条件检测出在哪里放置器件不会带来错误。图1中突出显示的部分(fēn)是满足物(wù)理(lǐ)约束条件(如与板边沿间隔及器件间隔等)的器件放置區(qū)域，图2突出显示的是满足電(diàn)性约束的器件放置區(qū)域，如最大走線(xiàn)長(cháng)度，图3仅显示满足空间约束的區(qū)域，最后，图4是前3幅图中各部分(fēn)的交集，这就是有(yǒu)效布局區(qū)域，在这个區(qū)域放置的器件可(kě)以满足所有(yǒu)约束条件。

事实上用(yòng)模块化方式生成约束条件可(kě)极大提高其可(kě)维护性和可(kě)复用(yòng)性。参考前一阶段不同层的约束参数可(kě)生成新(xīn)表达式，如顶层線(xiàn)宽取决于顶层的距离和铜線(xiàn)高度及设计级中的变量Temp和Diel_Const。请注意设计规则是按由低到高的顺序显示的，改变一个高一级约束会立刻影响参考这个约束的所有(yǒu)表达式。

设计复用(yòng)和文(wén)档

参数化约束不仅可(kě)以显著改进初始设计流程，而且对工程更改和设计复用(yòng)更為(wèi)有(yǒu)用(yòng)，约束条件可(kě)作為(wèi)设计、系统和文(wén)件资料的一部分(fēn)，如果不这样而只存放在工程师或设计人员的头脑中，那么当他(tā)们转到其它项目时可(kě)能(néng)就会慢慢忘掉。约束文(wén)档记录了设计过程中应遵循的電(diàn)性能(néng)规则，可(kě)使他(tā)人有(yǒu)机会了解设计者意图，从而易于将这些规则应用(yòng)到新(xīn)的制造工艺中或根据電(diàn)性能(néng)要求进行改变。以后的复用(yòng)者也可(kě)以知道准确的设计规则，并通过输入新(xīn)的工艺要求而进行更改，不必再去猜测诸如線(xiàn)宽是如何得到之类的问题。

本文(wén)结论

参数约束编辑器有(yǒu)助于多(duō)维约束条件下的PCB布局布線(xiàn)，这也是第一次使自动布線(xiàn)软件和设计规则完全按照复杂的電(diàn)气和工艺要求进行检查，而不是仅仅靠经验或简单没多(duō)大用(yòng)处的设计规则。其结果是设计能(néng)够做到一次成功，减少甚至取消样机调试。