千兆位设备PCB的信号完整性设计

2021-03-31
本文(wén)主要讨论在千兆位数据传输中需考虑的信号完整性设计问题，同时介绍应用(yòng)PCB设计工具解决这些问题的方法，如趋肤效应和介质损耗、过孔和连接器的影响、差分(fēn)信号及布線(xiàn)考虑、電(diàn)源分(fēn)配及EMI控制等。

通讯与计算机技术的高速发展使得高速PCB设计进入了千兆位领域，新(xīn)的高速器件应用(yòng)使得如此高的速率在背板和单板上的長(cháng)距离传输成為(wèi)可(kě)能(néng)，但与此同时，PCB设计中的信号完整性问题(SI)、電(diàn)源完整性以及電(diàn)磁兼容方面的问题也更加突出。

信号完整性是指信号在信号線(xiàn)上传输的质量，主要问题包括反射、振荡、时序、地弹和串扰等。信号完整性差不是由某个单一因素导致，而是板级设计中多(duō)种因素共同引起。在千兆位设备的PCB板设计中，一个好的信号完整性设计要求工程师全面考虑器件、传输線(xiàn)互联方案、電(diàn)源分(fēn)配以及EMC方面的问题。

高速PCB设计EDA工具已经从单纯的仿真验证发展到设计和验证相结合，帮助设计者在设计早期设定规则以避免错误而不是在设计后期发现问题。随着数据速率越来越高设计越来越复杂，高速PCB系统分(fēn)析工具变得更加必要，这些工具包括时序分(fēn)析、信号完整性分(fēn)析、设计空间参数扫描分(fēn)析、EMC设计、電(diàn)源系统稳定性分(fēn)析等。这里我们将着重讨论在千兆位设备PCB设计中信号完整性分(fēn)析应考虑的一些问题。

高速器件与器件模型

尽管千兆位发送与接收元器件供应商(shāng)会提供有(yǒu)关芯片的设计资料，但是器件供应商(shāng)对于新(xīn)器件信号完整性的了解也存在一个过程，这样器件供应商(shāng)给出的设计指南可(kě)能(néng)并不成熟，还有(yǒu)就是器件供应商(shāng)给出的设计约束条件通常都是非常苛刻的，对设计工程师来说要满足所有(yǒu)的设计规则会非常困难。所以就需要信号完整性工程师运用(yòng)仿真分(fēn)析工具对供应商(shāng)的约束规则和实际设计进行分(fēn)析，考察和优化元器件选择、拓扑结构、匹配方案、匹配元器件的值，并最终开发出确保信号完整性的PCB布局布線(xiàn)规则。因此，千兆位信号的精确仿真分(fēn)析变得十分(fēn)重要，而器件模型在信号完整性分(fēn)析工作中的作用(yòng)也越来越得到重视。

元器件模型通常包括IBIS模型和Spice模型。由于板级仿真只关心输出管脚经过互联系统到输入管脚的信号响应，同时IC厂家不希望泄漏器件内部详细的電(diàn)路信息，且晶體(tǐ)管级Spice模型仿真时间通常难以忍受，所以IBIS模型在高速PCB设计领域逐渐被越来越多(duō)的器件厂家和信号完整性工程师所接受。

对于千兆位设备PCB系统的仿真，工程师经常会对IBIS模型的精确性提出质疑。当器件工作在晶體(tǐ)管的饱和与截止區(qū)时，IBIS模型缺乏足够详细的信息来描述，在瞬态响应的非線(xiàn)性區(qū)域，用(yòng)IBIS模型仿真的结果不能(néng)像晶體(tǐ)管级模型那样产生精确的响应信息。然而，对于ECL类型器件，可(kě)以得到和晶體(tǐ)管级模型仿真结果很(hěn)吻合的IBIS模型，原因很(hěn)简单，ECL驱动器工作在晶體(tǐ)管的線(xiàn)性區(qū)域，输出波形更接近于理(lǐ)想的波形，按IBIS标准可(kě)以得到较為(wèi)精确的IBIS模型。

随着数据传输速率提高，在ECL技术基础上发展起来的差分(fēn)器件得到很(hěn)大发展。LVDS标准和CML等使得千兆位信号传输成為(wèi)可(kě)能(néng)。从上面的讨论可(kě)知，由于電(diàn)路结构和相应的差分(fēn)技术应用(yòng)，IBIS标准仍然适用(yòng)于千兆位系统的设计。已发表的一些IBIS模型在2.5Gbps LVDS和CML设计中的应用(yòng)文(wén)章也证明了这一点。

由于IBIS模型不适用(yòng)于描述有(yǒu)源電(diàn)路，对于许多(duō)有(yǒu)预加重電(diàn)路进行损耗补偿的Gbps器件，IBIS模型并不合适。因此，在千兆位系统设计中，IBIS模型只有(yǒu)在下列情况下才可(kě)以有(yǒu)效工作：
1．差分(fēn)器件工作在放大區(qū)(線(xiàn)性V-I曲線(xiàn))
2．器件没有(yǒu)有(yǒu)源预加重電(diàn)路
3．器件有(yǒu)预加重電(diàn)路但是没有(yǒu)启动(短的互联系统下启动预加重功能(néng)可(kě)能(néng)导致更差的结果)
4．器件有(yǒu)无源预加重電(diàn)路，但是電(diàn)路可(kě)以从器件的裸片上分(fēn)离。

数据速率在10Gbps或以上时，输出的波形更像正弦波，这时Spice模型就更适用(yòng)。

损耗影响

当信号频率升高，传输線(xiàn)上的衰减就不可(kě)忽略。此时需要考虑由导體(tǐ)串连等效電(diàn)阻和介质并联等效電(diàn)导引起的损耗，需使用(yòng)有(yǒu)损传输線(xiàn)模型进行分(fēn)析。

有(yǒu)损传输線(xiàn)等效模型如图1，从图中可(kě)以看出，表征损耗的是等效串连電(diàn)阻R和等效并联電(diàn)导G。等效串连電(diàn)阻R是直流電(diàn)阻和趋肤效应引起的電(diàn)阻，直流電(diàn)阻為(wèi)导體(tǐ)本身的電(diàn)阻，由导體(tǐ)的物(wù)理(lǐ)结构和导體(tǐ)的電(diàn)阻率决定。当频率升高，趋肤效应开始作用(yòng)，趋肤效应是当高频信号通过导體(tǐ)时，导體(tǐ)中的信号電(diàn)流集中于导體(tǐ)表面的现象。在导體(tǐ)内部，沿导體(tǐ)截面信号電(diàn)流密度呈指数衰减，電(diàn)流密度减小(xiǎo)為(wèi)原来1/e时的深度叫趋肤深度。频率越高，趋肤深度越小(xiǎo)，导致导體(tǐ)的電(diàn)阻增加。趋肤深度与频率的平方根成反比。

等效并联電(diàn)导G也称為(wèi)介质损耗(Dielectric Loss)。在低频时，等效并联電(diàn)导与介质的體(tǐ)電(diàn)导率和等效電(diàn)容有(yǒu)关，而当频率升高时，介质损耗角开始起主导作用(yòng)。此时介质電(diàn)导率由介质损耗角和信号频率决定。

一般来说，当频率小(xiǎo)于1GHz时，趋肤效应损耗起主要作用(yòng)，频率在1GHz以上时，介质损耗占据主导。

在仿真软件中可(kě)以设置介電(diàn)常数、介质损耗角、导體(tǐ)電(diàn)导率以及截止频率，软件在仿真时会根据传输線(xiàn)的结构考虑趋肤效应与介质损耗的影响。如果仿真衰减，一定要根据信号的带宽设置相应的截止频率，带宽由信号边沿速率决定，许多(duō)622MHz信号与2.5GHz信号边沿速率差别不大，另外在有(yǒu)损传输線(xiàn)的模型中也可(kě)以看到等效電(diàn)阻和電(diàn)导随频率变化而不同。

从图2中可(kě)看出，损耗使信号的上升沿变缓，即减小(xiǎo)了信号的带宽，并且损耗减小(xiǎo)了信号的幅度。从另一方面讲，这对于抑制信号过冲是有(yǒu)好处的。

传输線(xiàn)的串扰也会影响损耗，串扰决定于传输線(xiàn)物(wù)理(lǐ)结构、耦合長(cháng)度、信号强度和边沿速率。在一定長(cháng)度后串扰会饱和，损耗却不一定增加。

过孔和连接器的影响

过孔将信号输送到板子的另一侧，板间的垂直金属部分(fēn)是不可(kě)控阻抗，而且从水平方向变為(wèi)垂直方向的拐点是一个断点，会产生反射，应尽量减少它的出现(图3)。

在千兆位系统设计仿真中，要考虑过孔的影响，需要有(yǒu)过孔模型。过孔的模型结构為(wèi)串连電(diàn)阻R、電(diàn)感L和并联電(diàn)容C形式。根据具體(tǐ)应用(yòng)和精度要求，可(kě)以采用(yòng)多(duō)个RLC结构并联的形式，并考虑与其它导體(tǐ)间的耦合，此时过孔模型就是一个矩阵。

过孔模型的获取有(yǒu)两种方法，一种是通过测试例如通过TDR来获得,另一种可(kě)以通过3D的场提取器(Field Solver)根据过孔的物(wù)理(lǐ)结构来提取。

过孔模型参数与PCB的材料、叠层、厚度、焊盘/反焊盘尺寸、以及与其连接的连線(xiàn)的连接方式有(yǒu)关。在仿真软件中，根据精度要求可(kě)以设置不同的参数，软件会依据相应的算法提取过孔的模型并在仿真时考虑其影响。

在千兆位系统PCB的设计中尤其要考虑连接器的影响，现在高速连接器技术的发展已经可(kě)以很(hěn)好地保证信号传输时阻抗与地平面的连续性，设计中对连接器的仿真分(fēn)析主要采用(yòng)多(duō)線(xiàn)模型。

连接器多(duō)線(xiàn)模型是在三维空间下，考虑管脚间的電(diàn)感和電(diàn)容耦合提取出来的模型。连接器多(duō)線(xiàn)模型一般使用(yòng)三维场提取器提取出RLGC矩阵，一般是Spice模型子電(diàn)路形式。由于模型结构复杂，提取和仿真分(fēn)析时都需要较長(cháng)的时间。在SpecctraQuest软件中，可(kě)以把连接器的Spice模型编辑成Espice模型，赋给器件或直接调用(yòng)，也可(kě)以编辑成DML格式的封装模型赋给器件使用(yòng)。

差分(fēn)信号及布線(xiàn)考虑

差分(fēn)信号具有(yǒu)抗干扰强、传输速率高的优点，在千兆位信号传输中，可(kě)以更好降低串扰、EMI等的影响，其耦合形式有(yǒu)边沿耦合与上下耦合、松耦合和紧耦合等形式。

边沿耦合与上下耦合相比具有(yǒu)更好降低串扰、布線(xiàn)方便、加工简单等优点，上下耦合更经常应用(yòng)于布線(xiàn)密度大的PCB 板。紧耦合相对于松耦合具有(yǒu)更好的抗干扰能(néng)力，并能(néng)减小(xiǎo)串扰，松耦合则可(kě)更好控制差分(fēn)走線(xiàn)阻抗的连续性。

具體(tǐ)的差分(fēn)走線(xiàn)规则要根据不同的情况考虑阻抗连续性、损耗、串扰、走線(xiàn)長(cháng)度差异等的影响。差分(fēn)線(xiàn)最好用(yòng)眼图来分(fēn)析仿真结果。仿真软件可(kě)以设定随机序列码产生眼图，并且可(kě)以输入抖动与偏移参数分(fēn)析其对眼图的影响。

電(diàn)源分(fēn)配与EMC

数据传输速率的提高伴随着更快的边沿速率，需要在更宽的频带内保证電(diàn)源稳定性。一个高速系统可(kě)能(néng)会通过瞬态10A的電(diàn)流，并且要求電(diàn)源最大纹波50mV，也就是说要保证一定频率范围内電(diàn)源分(fēn)配网路的阻抗在5mΩ以内，例如信号的上升时间小(xiǎo)于0.5ns，要考虑的频宽范围达1.0GHz。

在千兆位系统设计中，要避免同步噪声(SSN)的干扰，保证電(diàn)源分(fēn)配系统在带宽范围内具有(yǒu)较低阻抗。一般在低频段，采用(yòng)去耦電(diàn)容降低阻抗，高频段主要考虑電(diàn)源、地平面分(fēn)布。图4显示了電(diàn)源、地平面层考虑去耦電(diàn)容和没有(yǒu)考虑去耦電(diàn)容影响时，阻抗变化的频率响应图。

SpecctraQuest软件可(kě)以分(fēn)析由于封装结构造成的同步噪声的影响，其中的Power Integrity(PI)软件采用(yòng)频域分(fēn)析電(diàn)源分(fēn)配系统，可(kě)以有(yǒu)效地分(fēn)析去耦電(diàn)容数量与位置以及電(diàn)源、地平面的影响效果，帮助工程师进行去耦電(diàn)容选择以及放置位置、布線(xiàn)和平面分(fēn)布分(fēn)析。

EMC即電(diàn)磁兼容性，产生的问题包含过量電(diàn)磁辐射及对電(diàn)磁辐射敏感性两方面。它产生的主要原因是電(diàn)路工作频率太高以及布局布線(xiàn)不合理(lǐ)。目前已有(yǒu)进行EMC仿真的软件工具，但EMC的问题可(kě)以由许多(duō)電(diàn)磁方面的原因引起，仿真参数和边界条件设置很(hěn)困难，这将直接影响仿真结果的准确性和实用(yòng)性。最通常的做法是将控制EMC的各项设计规则应用(yòng)在设计的每一环节，实现在设计各环节上的规则驱动和控制，设计完成测试验证后又(yòu)可(kě)以形成新(xīn)的规则应用(yòng)到新(xīn)的设计中。