使用(yòng)Altium Designer的受控阻抗路由

2021-04-08

受控阻抗是由PCB走線(xiàn)及其相关参考平面形成的传输線(xiàn)的特征阻抗。当高频信号在PCB传输線(xiàn)上传播时，这一点很(hěn)重要。在本文(wén)中，我们将演示使用(yòng)Altium Designer进行受控的阻抗布線(xiàn)。

受控阻抗对于解决信号完整性问题非常重要，信号完整性问题是指信号在PCB迹線(xiàn)中的传播而不失真。

让我们逐步执行以下步骤，以使用(yòng)Altium Designer实现单端和差分(fēn)走線(xiàn)的所需阻抗：

在本演示中，我们将向您展示如何对100欧姆的差分(fēn)对和50欧姆的单端線(xiàn)进行布線(xiàn)。在这里，这是带有(yǒu)以太网IC和RJ45连接器的以太网部分(fēn)。

您可(kě)以通过接收器（RX）和发送器（TX）部分(fēn)，RX时钟，RX控制以及RXD0，D1，D2和D3看到网络。这些都是单端50欧姆走線(xiàn)。 

带有(yǒu)接收器（RX）和发送器（TX）部分(fēn)的网络。

在IC的另一侧，您可(kě)以看到一个MDI0，一个，两个和三个。所有(yǒu)这些连接都是100欧姆 差分(fēn)对。

為(wèi)了获得阻抗，我们需要一定的走線(xiàn)宽度。这些将由制造商(shāng)以堆叠形式提供。下面给出的图像描述了堆叠的示例。在此堆叠中，给出了层，给出了所需的阻抗，还给出了走線(xiàn)宽度和走線(xiàn)之间的间距。

使用(yòng)Altium Designer创建可(kě)控阻抗布線(xiàn)的类

转到“设计” >>“类” >>“网络类”。

给此类命名（在我们的情况下為(wèi)100欧姆）。

转到该100欧姆的类别，然后选择该类别中的网络，然后单击箭头（>）。

这样，该类中的所有(yǒu)网络都将分(fēn)配给100欧姆的走線(xiàn)。

注意：以同样的方式，我们将创建一个50欧姆的 类。

使用(yòng)Altium Designer进行差分(fēn)对（100 ohms）布線(xiàn)的规则设置

要為(wèi)我们上面创建的类设置规则，我们将遵循以下步骤：

转到“设计” >>“规则”。

转到“差异对规则” >>“新(xīn)规则”。

為(wèi)此规则命名（在这种情况下為(wèi)100欧姆），然后双击。

现在，我们将放置顶层，底层，信号一和信号二的值。对于我们叠层中的顶层，值分(fēn)别為(wèi)4.4密耳和7.6密耳。 

添加最小(xiǎo)宽度，首选宽度和最大宽度。最小(xiǎo)宽度為(wèi)4.4密耳，最小(xiǎo)间隙為(wèi)7.6密耳。 

阻抗取决于走線(xiàn)宽度和间距。完成此操作后，我们将再次进入堆栈并交叉验证信号一和信号二的值。信号一和信号二的值分(fēn)别為(wèi)4.1密耳和7.9密耳。 

将信号一和信号二的值相加。然后转到下拉框，然后选择一个自定义查询。

在下拉框中，键入Net Class，然后选择100ohms。

注意：顶层和底层的值将相同。请勿使用(yòng)地平面和電(diàn)源平面。

使用(yòng)Altium Designer為(wèi)单端（50欧姆）線(xiàn)路设置规则

转到“设计” >>“规则”。 

转到“单端规则” >>“新(xīn)规则”。

為(wèi)此规则命名（在这种情况下為(wèi)50ohms），然后双击。

现在，我们将放置顶层，底层，信号一和信号二的值。对于我们叠层中的顶层，该值為(wèi)5.6密耳。 

添加最小(xiǎo)宽度，首选宽度和最大宽度（5.6密耳）。

进入堆栈，将信号一和信号二的值相加，即5密耳。

转到下拉框，然后选择一个自定义查询。 

在下拉框中，键入Net Class，然后选择50 ohms。

使用(yòng)Altium Designer的差分(fēn)对路由

对于差分(fēn)对路由，请转到“交互式差分(fēn)对路由” >>“路由”。

现在，选择网络并进行路由。

完成路由步骤后，检查这些特定跟踪的值。选择任何迹線(xiàn)，转到属性，然后检查值。此处，走線(xiàn)宽度為(wèi)4.4密耳，与叠层中给出的相同。

现在去报告和测量原语。选择两条迹線(xiàn)，这将為(wèi)我们提供两条迹線(xiàn)之间的气隙（7.6密耳），与堆叠值相同。

使用(yòng)Altium Designer的单端路由

对于单端路由，请转到“交互式路由” >>“路由”，然后重复上述步骤。

布線(xiàn)完成后，检查走線(xiàn)宽度。 

在属性下选择跟踪。您会看到走線(xiàn)宽度為(wèi)5.6mils，与叠层中给定的宽度相同。

层包含受控阻抗，这就是為(wèi)什么我们需要在制造说明中指定这些阻抗的原因，因為(wèi)每层阻抗迹線(xiàn)可(kě)以有(yǒu)多(duō)个值。為(wèi)受控的阻抗走線(xiàn)定义了单独的孔径代码。迹線(xiàn)阻抗是在不使迹線(xiàn)失真的情况下传输信号的关键因素。阻抗必须匹配驱动器和负载。我们希望我们关于使用(yòng)Altium Designer进行受控阻抗布線(xiàn)的教程能(néng)够帮助设计人员在布線(xiàn)PCB时理(lǐ)解和遵循详细信息。