解决電(diàn)路设计中的耦合電(diàn)容

2020-08-12

无论是為(wèi)新(xīn)IC设计電(diàn)路，还是為(wèi)具有(yǒu)分(fēn)立组件的PCB布局设计電(diàn)路，设计中的导體(tǐ)组之间都将存在耦合電(diàn)容。您永遠(yuǎn)无法真正消除直流電(diàn)阻，铜粗糙度，互感和互電(diàn)容等寄生现象。但是，通过正确的设计选择，您可(kě)以将这些影响减小(xiǎo)到不会引起过多(duō)串扰或信号失真的程度。

耦合電(diàn)感很(hěn)容易发现，因為(wèi)它以两种主要方式出现：

两个不垂直延伸且参考接地平面的网络可(kě)能(néng)具有(yǒu)彼此面对的环路（互感）。

提供返回電(diàn)流路径的每个平面在其参考网络中将具有(yǒu)一些耦合電(diàn)感（自感）。

由于耦合電(diàn)容无处不在，因此很(hěn)难确定。每当将导體(tǐ)放置在PCB或IC布局中时，它们都会具有(yǒu)一定的電(diàn)容。这两个导體(tǐ)之间的電(diàn)势差使它们像典型的電(diàn)容器一样进行充電(diàn)和放電(diàn)。这会导致位移電(diàn)流从负载分(fēn)量转移出去，并导致信号在高频下在网之间交叉（即串扰）。

使用(yòng)正确的電(diàn)路模拟器工具集，您可(kě)以对LTI電(diàn)路中的耦合電(diàn)容如何影响时域和频域中的信号行為(wèi)进行建模。一旦设计好布局，就可(kě)以从阻抗和传播延迟测量中提取耦合電(diàn)容。通过比较结果，可(kě)以确定是否需要更改布局，以防止网络之间发生不必要的信号耦合。

電(diàn)路图未明确考虑電(diàn)路中导體(tǐ)之间的任何耦合電(diàn)容。这是因為(wèi)耦合電(diàn)容取决于以下方面：

几何。导體(tǐ)之间的距离，其横截面积以及布局中彼此面对的區(qū)域的大小(xiǎo)将决定電(diàn)路的電(diàn)容。 

介電(diàn)常数。分(fēn)隔导體(tǐ)的電(diàn)介质具有(yǒu)较高的介電(diàn)常数，并且耦合電(diàn)容与介電(diàn)常数成正比。 

寄生之间的耦合。单个导體(tǐ)可(kě)以具有(yǒu)多(duō)个网络的耦合電(diàn)容。这些電(diàn)容与其他(tā)寄生電(diàn)容和電(diàn)感结合在一起以产生复杂的耦合，这可(kě)能(néng)是频率的复杂函数。

由于耦合可(kě)能(néng)是频率的复杂函数，因此返回路径和串扰信号可(kě)能(néng)会产生结果，其频率也与源信号不同。这是由于设计電(diàn)路，耦合電(diàn)容和任何其他(tā)寄生效应（直流電(diàn)阻和寄生電(diàn)感）形成的等效网络的传递函数。

要检查寄生效应如何影响您的電(diàn)路板，需要使用(yòng)布局前和布局后仿真工具。布局前模拟要灵活得多(duō)，但是由于尚未创建布局，因此它们不能(néng)考虑布局中的几何形状。相比之下，正确的数字化布局后仿真工具集将几乎精确地说明寄生现象，但要查明布局中能(néng)产生最强耦合的确切部分(fēn)却很(hěn)困难。此外，如果不更改布局，就无法浏览不同的耦合電(diàn)容或電(diàn)感值来找到可(kě)接受的寄生耦合電(diàn)平。

耦合電(diàn)容建模工具

因為(wèi)直到布局完成，布局中的耦合電(diàn)容才是未知的，因此开始对耦合電(diàn)容进行建模的位置在原理(lǐ)图中。这可(kě)以通过在关键位置添加一个電(diàn)容器来建模组件中特定的耦合效应来完成。这允许根据電(diàn)容器的放置位置对耦合電(diàn)容进行现象學(xué)建模：

输入/输出電(diàn)容。实际電(diàn)路（IC）中的输入和输出引脚会由于引脚和接地层之间的隔离而具有(yǒu)一定的電(diàn)容。对于小(xiǎo)型SMD组件，这些電(diàn)容值通常约為(wèi)10 pF。这是在布局前仿真中要检查的主要点之一。

网之间的電(diàn)容。在两个承载输入信号的网络之间放置一个電(diàn)容器将对网络之间的串扰建模。通过可(kě)视化受害者和攻击者网络，您可(kě)以看到打开攻击者的方式如何在受害者上引发信号。由于这些電(diàn)容非常小(xiǎo)，并且串扰还取决于互感，因此通常仅在布局后执行串扰仿真才能(néng)获得最高的精度。

将電(diàn)容走線(xiàn)回到接地层。即使走線(xiàn)很(hěn)短，它相对于接地层仍将具有(yǒu)寄生電(diàn)容，这会导致短传输線(xiàn)上的谐振。

示例：BJT输入引脚处的耦合電(diàn)容

例如，让我们看一下使用(yòng)PSpice中的瞬态分(fēn)析的BJT晶體(tǐ)管的输入引脚与其参考平面之间的耦合。下图显示了一个示例電(diàn)路，其中包括对短传输線(xiàn)上的寄生进行建模的電(diàn)路。短線(xiàn)上的電(diàn)感器和電(diàn)容器（分(fēn)别為(wèi)L1和C1）以及電(diàn)阻器模拟输出端带有(yǒu)一定電(diàn)阻的短传输線(xiàn)行為(wèi)。该系统中的源是范围為(wèi)0至5 V的脉冲源，其上升/下降时间為(wèi)2 ns，重复频率為(wèi)100 ns（10 MHz）。晶體(tǐ)管Q1是40237 NPN晶體(tǐ)管。

放置電(diàn)容器C2以模拟Q1输入端的pi電(diàn)容。一个更准确的模型将包括连接到基极的引脚封装電(diàn)感，但目前我们将重点放在将電(diàn)容耦合回接地平面上。

耦合電(diàn)容仿真示意图

為(wèi)了检查输入耦合電(diàn)容如何影响信号行為(wèi)并可(kě)能(néng)导致失真，将電(diàn)容器的值定义為(wèi)全局参数CAP2。这是通过打开组件属性对话框并将组件值设置為(wèi){CAP2}来定义的。需要使用(yòng)PSpice中“放置零件”菜单中的“ PARAMS”零件将全局参数放置在原理(lǐ)图上。在下图中，我為(wèi)C2 定义了从10到110 pF 的参数扫描范围（增量為(wèi)20 pF）。总共给出6条曲線(xiàn)，每个C2值一条。

在PSpice中定义参数扫描范围

现在已经定义了耦合電(diàn)容范围，是时候运行仿真并检查耦合電(diàn)容如何影响信号行為(wèi)了。

时域和频域结果

下图显示了10 MHz脉冲流中第一个脉冲的发射极電(diàn)压的放大图。由于这条短传输線(xiàn)上的共振，我们可(kě)以看到明显的振铃。当耦合電(diàn)容较小(xiǎo)（绿色曲線(xiàn)，C2 = 10 pF）时，振铃最大，但随着耦合電(diàn)容增加（紫色曲線(xiàn)，C2 = 110 pF），振铃变小(xiǎo)。

参数扫描产生时域

耦合電(diàn)容的作用(yòng)是将信号带宽中的高频分(fēn)量作為(wèi)位移電(diàn)流分(fēn)流到地平面。这可(kě)以在频域结果中很(hěn)好地看到，该结果是通过傅立叶变换计算的。

参数扫描产生频域

在信号带宽的高频端（〜120 MHz或更高），当耦合電(diàn)容较大时，这些频率的峰值電(diàn)平会降低。实际上，Q1和C2就像具有(yǒu)高截止频率的低通滤波器一样。请注意，这些信号的拐点频率约為(wèi)175 MHz，约占总信号功率的75％。我们可(kě)以看到，耦合電(diàn)容开始引起低于该频率的滤波，从而导致信号失真。

添加源阻抗匹配

尽管随着耦合電(diàn)容的增加，振铃会略有(yǒu)减少，但新(xīn)型IC往往具有(yǒu)较小(xiǎo)的功能(néng)，从而具有(yǒu)较小(xiǎo)的耦合電(diàn)容。在这种情况下，这是有(yǒu)问题的，因為(wèi)瞬态响应导致振幅更大的无阻尼振荡。这凸显了该電(diàn)路设计中源极终端的需求。如果我们将源的输出阻抗匹配到〜50 Ohms，则可(kě)以预期瞬态响应具有(yǒu)较低的幅度，并且可(kě)能(néng)会出现临界阻尼或过阻尼的振荡。

下图显示了一个50欧姆電(diàn)阻与脉冲電(diàn)压源（V1）串联以提供源端接的瞬态分(fēn)析结果。这显着抑制了上升沿的振荡，并使瞬态响应受到严重抑制。在下降沿，仍然存在一些下冲。

参数扫描导致时域带有(yǒu)源终止

根据传输線(xiàn)的電(diàn)路原理(lǐ)，将产生临界阻尼的源端接電(diàn)阻是（線(xiàn)路+负载電(diàn)路）网络的输入阻抗的两倍。端接所需的确切電(diàn)阻将取决于耦合電(diàn)容的值。从设计的角度来看，您应该尝试在布局中找到一个可(kě)以容纳一定范围内耦合電(diàn)容值的源電(diàn)阻，以帮助抑制由于该電(diàn)路中的瞬态响应而引起的过冲/下冲。

此设计中耦合電(diàn)容可(kě)能(néng)突出的其他(tā)地方包括：

脉冲驱动器的输出（接地）。

晶體(tǐ)管的输出（接地）。

在晶體(tǐ)管输出和電(diàn)源引脚之间。

上面的前两点结合起来可(kě)以增加互连的電(diàn)容，从而稍微降低其阻抗。根据電(diàn)路理(lǐ)论，这与增加晶體(tǐ)管的输入電(diàn)容时一样，使瞬态响应更接近临界阻尼或更深，成為(wèi)过度阻尼。在長(cháng)传输線(xiàn)上，需要将负载阻抗与線(xiàn)路阻抗分(fēn)开考虑，并且我们需要查看電(diàn)路反射以确定耦合電(diàn)容引起的信号行為(wèi)。