如何减少PCB布局中的寄生電(diàn)容

2021-02-27

PCB由绝缘體(tǐ)隔开的几条平行跨接的导體(tǐ)（例如走線(xiàn)）组成。这些走線(xiàn)与介電(diàn)材料一起形成電(diàn)容器，从而导致有(yǒu)害的寄生電(diàn)容或杂散電(diàn)容效应。

PCB中的寄生元件可(kě)能(néng)是寄生電(diàn)容，寄生電(diàn)阻和寄生電(diàn)感。当走線(xiàn)紧密放置时，高频板中的寄生電(diàn)容效应非常明显。这种效果是完全不希望的，并且会影响设备的功能(néng)。这会导致诸如串扰，EMI和信号完整性之类的问题。处理(lǐ)高频，高数据速率和混合信号板的PCB设计人员在设计PCB布局时必须考虑寄生電(diàn)容和電(diàn)感效应。

在以下各节中，我们将了解寄生電(diàn)容的定义及其对電(diàn)路板的影响。

PCB中的寄生電(diàn)容是什么？

紧密放置的PCB导體(tǐ)形成虚拟電(diàn)容器，从而导致寄生電(diàn)容效应。

寄生電(diàn)容或杂散電(diàn)容是在由電(diàn)介质隔开的两条走線(xiàn)之间形成虚拟電(diàn)容的结果。它的产生是由于载流迹線(xiàn)紧密靠近时产生的電(diàn)势差引起的。要了解更多(duō)信息，请阅读走線(xiàn)電(diàn)流容量在PCB设计中的作用(yòng)。

如果适当地绝缘导體(tǐ)，则这种效果甚至是可(kě)能(néng)的。由于没有(yǒu)理(lǐ)想的電(diàn)路，因此无法避免寄生電(diàn)容。

寄生電(diàn)容如何计算？

電(diàn)容器中的充電(diàn)放電(diàn)周期。

寄生電(diàn)容是导體(tǐ)的固有(yǒu)特性。它是每单位電(diàn)位变化的存储量。寄生電(diàn)容的计算公式為(wèi) C = q / v。其中C是以法拉表示的電(diàn)容，v是以伏為(wèi)单位的電(diàn)压，q是以库仑為(wèi)单位的電(diàn)荷。

对于不随时间变化的恒定電(diàn)信号，dv / dt = 0表示電(diàn)势没有(yǒu)变化；因此我= 0。

如果電(diàn)路回路中有(yǒu)一个電(diàn)容器，则dv / dt将收敛到一个固定值，即電(diàn)势变化，从而导致電(diàn)流流动。因此我≠0。 

迹線(xiàn)電(diàn)容计算

平行板電(diàn)容器的電(diàn)容由C =（kA / 11.3d）pF给出。其中C是電(diàn)容，A是以cm 2為(wèi)单位的板面积，k是板材料的相对介電(diàn)常数，d是以cm為(wèi)单位的板之间的距离。

迹線(xiàn)電(diàn)容计算

什么是寄生電(diàn)容效应？

高频下的PCB寄生元件建模。

寄生電(diàn)容效应是高频電(diàn)路板中需要关注的问题。在低频下运行时，寄生元件可(kě)以忽略不计，因為(wèi)它们并不会真正影响系统功能(néng)。電(diàn)路板上的每个焊盘都有(yǒu)其寄生電(diàn)容，每条走線(xiàn)都具有(yǒu)寄生電(diàn)感。焊盘还增加了寄生電(diàn)阻，从而刺激了IR损耗。寄生電(diàn)容可(kě)能(néng)存在于PCB，裸板，PCBA，组装好的板上的导體(tǐ)之间，以及组件封装（尤其是表面贴装设备（SMD））中。

由于本征電(diàn)容器极板之间存在電(diàn)势差，因此有(yǒu)可(kě)能(néng)流过電(diàn)流。電(diàn)荷是否存储在電(diàn)容器极板之间无关紧要。直到有(yǒu)電(diàn)位差时，電(diàn)流才流动。一旦该電(diàn)势差增加，对于期望的信号路径，就可(kě)以观察到流向负载的電(diàn)子流的相应减少，这会对信号完整性产生负面影响。

杂散電(diàn)容和寄生電(diàn)容之间的區(qū)别？

术语杂散電(diàn)容通常与寄生電(diàn)容互换使用(yòng)。然而，寄生電(diàn)容说明了它会妨碍電(diàn)路工作的事实，而杂散電(diàn)容说明了如何引入不需要的電(diàn)容。

什么是杂散電(diàn)容？

杂散電(diàn)容并非总是由于两个PCB导體(tǐ)之间形成的虚拟電(diàn)容而引起，而且还由于周围环境的影响而引起。因此，它被称為(wèi)杂散電(diàn)容。 

PCB中的寄生電(diàn)阻是什么？

寄生電(diàn)阻沿着走線(xiàn)串联存在，或者在导電(diàn)元件之间以并联形式存在。

PCB中的寄生電(diàn)感是什么？

寄生電(diàn)感沿走線(xiàn)存在，并表现出存储和耗散電(diàn)能(néng)的行為(wèi)，就像实际的電(diàn)感器一样。所有(yǒu)导體(tǐ)都是電(diàn)感性的，并且在高频下，即使是相对较短的電(diàn)線(xiàn)或PCB走線(xiàn)的電(diàn)感也可(kě)能(néng)很(hěn)重要。

其中R是导線(xiàn)半径，L是長(cháng)度。

如何找到PCB走線(xiàn)的電(diàn)感？

迹線(xiàn)電(diàn)感随迹線(xiàn)長(cháng)度和接地平面的缺乏而增加。 

其中W是走線(xiàn)宽度，L是走線(xiàn)長(cháng)度，H是走線(xiàn)厚度。

例如，在高速运算放大器的同相输入端有(yǒu)2.54cm的走線(xiàn)会导致29nH的杂散電(diàn)感。这足以引发低電(diàn)平振荡。杂散電(diàn)感可(kě)以通过接地层来缓解。

杂散電(diàn)感会导致运算放大器输出发生低電(diàn)平振荡。图信用(yòng)：ADI公司

是什么引起寄生電(diàn)容？

在高频下，電(diàn)路板中的電(diàn)流会受到寄生電(diàn)容的影响。由于当频率增加时電(diàn)容器趋于成為(wèi)导體(tǐ)。请注意，当频率增加时，電(diàn)容器将充当非常小(xiǎo)的值的電(diàn)阻（接近短路），从而导致过多(duō)的電(diàn)流流动。

ž c ^ = 1 / 2πF ç ; ˚F c ^ = 1 / ω ç因此，随着频率的增加，Z Ç也增加。

由于電(diàn)容器在无限频率下的作用(yòng)就像导線(xiàn)一样，寄生電(diàn)容会使您在高频操作中感到寒战。这就是為(wèi)什么它会意外地将任何PCB的参考平面连接到机箱的原因。

寄生電(diàn)容效应可(kě)能(néng)是串扰和噪声，来自输出的不良反馈以及谐振電(diàn)路的形成。因此，必须注意整體(tǐ)PCB设计，特别是布局。良好的布局应在将导電(diàn)體(tǐ)放置在另一个导電(diàn)體(tǐ)旁边的同时格外小(xiǎo)心。

寄生元件包括由封装引線(xiàn)，長(cháng)走線(xiàn)，焊盘到地，焊盘到電(diàn)源平面以及焊盘到走線(xiàn)電(diàn)容器形成的電(diàn)感器，包括与过孔的相互作用(yòng)等。将寄生元件理(lǐ)解為(wèi)寄生虫，会对電(diàn)路性能(néng)造成威胁。不必要，不可(kě)避免，但可(kě)控制的同时。

让我们以同相运算放大器的典型原理(lǐ)图為(wèi)例（图a）。检查图b是否带有(yǒu)寄生元素：

带有(yǒu)寄生元件的同相运算放大器的原理(lǐ)图。图片来源：ADI公司

在高速電(diàn)路中，十分(fēn)之一皮法拉足以影响電(diàn)路性能(néng)。例如，反相输入端的1pF寄生電(diàn)容会在频域中引起2dB的峰值。如果大于1pF，则可(kě)能(néng)导致不稳定和振荡。

反相运算放大器输入端的寄生電(diàn)容。图片来源：ADI公司

通孔还充当寄生元件。它们同时引入了電(diàn)容和電(diàn)感。

过孔会同时引入電(diàn)容和電(diàn)感。

通孔的寄生電(diàn)感由下式给出：

其中T是電(diàn)介质的厚度，d是通孔的直径，单位為(wèi)cms。

通孔的寄生電(diàn)容由下式给出：

其中εr是板材料的相对磁导率，T是板的厚度，D1是围绕通孔的焊盘直径，D2是接地平面上的通孔直径。阅读我们的文(wén)章，了解如何选择PCB材料和层压板进行制造。

请记住，電(diàn)感过孔和寄生電(diàn)容会形成谐振電(diàn)路。通孔的自感足够小(xiǎo)，以至于这些谐振在GHz范围内，但是電(diàn)感器串联增加，从而降低了谐振频率。请勿在高速電(diàn)路的关键走線(xiàn)上放置多(duō)个过孔。另一个问题是通孔会在接地平面上形成孔，从而形成接地环路。应该避免它们。最佳的模拟布局必须在PCB的顶层布線(xiàn)所有(yǒu)信号走線(xiàn)。阅读11种最佳的高速PCB布線(xiàn)实践。

减少PCB布局中的寄生電(diàn)容

電(diàn)容器会阻挡低频和直流信号，并在電(diàn)子電(diàn)路中传递高频信号。電(diàn)容器传递高频信号的这种特性（電(diàn)容器放電(diàn)的速度是它们用(yòng)来代替速度较慢的電(diàn)池的另一个原因）是高速電(diàn)路中杂散電(diàn)容问题的原因。对于导體(tǐ)而言，杂散電(diàn)容会引入EMI或噪声，这些噪声或噪声会沿電(diàn)線(xiàn)和電(diàn)缆向下传播或传递至附近的相邻走線(xiàn)。通常，消除杂散電(diàn)容是不可(kě)能(néng)的。尽管如此，仍有(yǒu)一些有(yǒu)效的方法可(kě)以在PCB布局水平上减轻这种影响。

避免并行布線(xiàn)：使用(yòng)并行布線(xiàn)时，两种金属之间的面积最大，因此它们之间的電(diàn)容最大。

接線(xiàn)：電(diàn)源平面被认為(wèi)是交流接地，其行為(wèi)与接地平面完全相同。因此，移除電(diàn)源平面与从导體(tǐ)附近移除接地平面一样重要。这项技术称為(wèi)Moating。

使用(yòng)法拉第屏蔽或保护环：法拉第屏蔽用(yòng)作屏蔽板，并放置在两条走線(xiàn)之间，以最大程度地减少電(diàn)容效应。

增大相邻走線(xiàn)之间的空间：電(diàn)容随距离而减小(xiǎo)。使用(yòng)2W或3W规则。

避免过多(duō)使用(yòng)过孔：过孔是连接PCB各个层所必需的。但是它们的过度使用(yòng)会增加電(diàn)容。為(wèi)了减少PTH耦合，最好减少没有(yǒu)连接的层上过孔周围的环形圈。因此，使来自组件（例如BGA）的通孔的数量最少。

仔细分(fēn)离组件： 仔细分(fēn)离组件和電(diàn)線(xiàn)，保护环，電(diàn)源平面，接地平面，输出和输入之间的屏蔽以及正确连接传输線(xiàn)对于减少不必要的寄生電(diàn)容至关重要。

使用(yòng)低介電(diàn)常数的介電(diàn)材料： 保持所有(yǒu)其他(tā)变量不变，介電(diàn)材料的较高介電(diàn)常数会产生较大的杂散電(diàn)容，而较小(xiǎo)的介電(diàn)常数则会产生较小(xiǎo)的杂散電(diàn)容。

信号层应夹在两个接地平面之间，或者在接地平面或電(diàn)源平面之间：在4层板上，您可(kě)以将電(diàn)源平面放在底层，并在電(diàn)源和接地平面之间布線(xiàn)一些敏感的走線(xiàn)。这将防止来自一层信号的EMI引起另一层信号的噪声。

确定正确的层厚度：较薄的层将减小(xiǎo)环路面积和寄生電(diàn)感，但会增加寄生電(diàn)容。您可(kě)以将模拟工具与不同的层堆叠一起使用(yòng)，以确定正确的层厚度。

阻抗匹配：在高速数字应用(yòng)中，几条数据線(xiàn)以数十Gbps的速度运行，由于寄生電(diàn)容和電(diàn)感而导致阻抗失配。寄生引起的任何失配都会在線(xiàn)路上的某处产生反射，最终增加时序抖动和误码率。传输高速数据的整个信号線(xiàn)的阻抗都应匹配。

使用(yòng)TDR测量寄生電(diàn)容

当有(yǒu)几款容易获得的，具有(yǒu)出色分(fēn)辨率的LCR测量仪可(kě)用(yòng)时，使用(yòng)时域反射仪（TDR）测量電(diàn)感或電(diàn)容有(yǒu)什么意义？答(dá)案是TDR支持对電(diàn)路中存在的器件和结构进行测量。在测量寄生元件时，设备的周围环境可(kě)能(néng)会影响要测量的数量。对于有(yǒu)效的测量，至关重要的是在電(diàn)路中存在的设备上进行测量。

TDR测试框图

另外，在测量包含传输線(xiàn)的系统中的设备或结构的影响时，TDR允许对传输線(xiàn)特性和设备特性进行单独的测量，而无需物(wù)理(lǐ)上分(fēn)离電(diàn)路中的任何东西。让我们解释一下TDR如何测量使用(yòng)LCR仪表难以测量的数量。 

示例：让我们以一块在接地平面上長(cháng)且窄的走線(xiàn)的PCB形成一条微带線(xiàn)。在某些时候，走線(xiàn)从PCB的顶部通过通孔一直到底部，依此类推。无论过孔穿过接地层的哪个位置，它都有(yǒu)一个小(xiǎo)开口。现在，假设过孔会增加接地電(diàn)容。在这里，这将是顶部和底部传输線(xiàn)之间接地的离散電(diàn)容。我们假设传输線(xiàn)的特性，我们需要测量两条传输線(xiàn)之间的接地電(diàn)容。 

LCR测量仪测量走線(xiàn)到走線(xiàn)结构与地面之间的总電(diàn)容。但是不可(kě)能(néng)分(fēn)别测量通孔電(diàn)容和走線(xiàn)電(diàn)容。对于单独的電(diàn)容测量，将迹線(xiàn)从板上移除。这样，可(kě)以测量通孔和地之间的電(diàn)容。显然，由于不包括走線(xiàn)，因此该電(diàn)容值不能(néng)被认為(wèi)对模型正确。

另一方面，TDR在PCB走線(xiàn)上发射一个步进波，并观察通过不连续点反射的波形。可(kě)以通过对反射波形进行积分(fēn)和缩放来计算由通孔引起的“过大”電(diàn)容的数量。该方法為(wèi)模型提供了正确的電(diàn)容值。

由于LCR表测量的是通孔的总電(diàn)容，而TDR的是测量过孔的電(diàn)容，因此存在两次测量值不匹配的情况。如果过孔的串联電(diàn)感為(wèi)零，则其总電(diàn)容将被视為(wèi)与其过剩電(diàn)容相同。由于通孔的串联電(diàn)感不為(wèi)零，因此必须考虑通孔的完整模型，包括其串联電(diàn)感和并联電(diàn)容。考虑到过孔是電(diàn)容性的，现在可(kě)以通过消除串联電(diàn)感并仅包括过量電(diàn)容来代替总電(diàn)容来简化模型。使用(yòng)TDR测量的过剩電(diàn)容是该模型的正确值。首先对走線(xiàn)-走線(xiàn)结构进行建模，以预测通孔对沿走線(xiàn)传播的信号的影响。TDR沿迹線(xiàn)传播输入脉冲以进行测量。这样，TDR可(kě)以直接测量未知数量。

不幸的是，不可(kě)能(néng)完全消除寄生元件。但是，您可(kě)以选择一些简单的PCB布局来减少寄生電(diàn)容效应。选择正确的组件还可(kě)以防止由于寄生電(diàn)容和電(diàn)感引起的信号问题。准确的设计和制造决策可(kě)以控制这些寄生虫。