24小(xiǎo)时联系電(diàn)话:18217114652、13661815404

中文(wén)

您当前的位置:
首页>
電(diàn)子资讯>
技术专题>
ADC混合信号板的采样...

技术专题

ADC混合信号板的采样率和布局


无论您是选择将ADC内置于MCU还是作為(wèi)外部组件,无论何时选择ADC,采样速率都是首要考虑因素,因為(wèi)它将决定您再现测量信号的能(néng)力。射频应用(yòng),模拟传感器板和其他(tā)混合信号设备将需要至少一个具有(yǒu)适当选择的ADC采样率的ADC

如果要使用(yòng)混合信号板进行设计,则需要在所需的信号带宽,采样率和ADC的模拟输入带宽之间取得平衡。在使用(yòng)谐波频率时,很(hěn)少考虑最后一点,但是对于需要检测脉冲流,宽泛的谐波频率范围或任何其他(tā)宽带宽信号的情况,这一点非常重要。如果选择错误采样率的ADC,最终将导致混叠产生虚假信号伪像的情况。

这在模数转换器(ADC和用(yòng)于时域测量的示波器中会产生一些重要的后果。在ADC中,我们通常使用(yòng)有(yǒu)限带宽的信号,因此需要在时域中对其进行数字表示。在示波器中,我们可(kě)能(néng)需要在时域中再现任何可(kě)能(néng)的信号(包括时钟或数字信号)。所有(yǒu)这些都取决于设置适当的采样率。

就像任何其他(tā)模拟组件及其信号一样,ADC本身也将具有(yǒu)一定的带宽。就像滤波器或放大器一样,模拟带宽(或全功率带宽FPBW)定义了-3 dB点,超出该点会有(yǒu)一些滚降。同样,就像放大器一样,ADC直到其带宽截止频率都不会具有(yǒu)无失真的输出。

由于有(yǒu)限的输入带宽,除非您将采样率设置得非常低,否则ADC的带宽通常小(xiǎo)于奈奎斯特频率。除奈奎斯特频率外,所有(yǒu)频率分(fēn)量都将被混叠。下面显示了两种不同类型的响应,红色區(qū)域对应于ADC混叠的频率范围。


ADC中的理(lǐ)想,最大平坦度和高斯ADC输入频率响应曲線(xiàn)

对于红色曲線(xiàn),ADC输入频率响应恰好在奈奎斯特频率处被截断。尽管您可(kě)以通过正确的过滤器集来接近,但这种理(lǐ)想的行為(wèi)无法物(wù)理(lǐ)再现。大多(duō)数ADC的实际行為(wèi)对于经常使用(yòng)示波器的人们是熟悉的。响应是高斯或类似高斯的。处理(lǐ)PCB中的宽带信号的一个更好的选择是选择一个带宽接近蓝色曲線(xiàn)的ADC。在这里,我们有(yǒu)一个有(yǒu)效奈奎斯特频率,等于Fs / 2.5

ADC采样率与输入带宽的关系

如果我们看上图,在為(wèi)混合信号板选择ADC时,有(yǒu)两点要理(lǐ)解:

信号失真已经在混叠频率之前发生。这可(kě)以从ADC的高斯和最大平坦频率响应中看出。简单地增加采样频率将不会出现此问题。

使用(yòng)较低的采样频率可(kě)以降低成本,但会增加高频分(fēn)量在信号输出上产生一些伪像的机会。任何在示波器轨迹上看到幻影轨迹,毛刺或人為(wèi)调制的人都对信号再现中的这些伪像很(hěn)熟悉。


再现此类信号需要正确的ADC采样率

使用(yòng)ADC采样率降低PCB噪声

回到最初的问题:最佳采样率是多(duō)少?答(dá)案是……取决于!如果您的混合信号板在模拟信号上有(yǒu)过多(duō)的宽带噪声,则可(kě)以使用(yòng)更高的采样率来降低这种噪声。对宽带模拟信号进行采样时,一个好的经验法则是将采样率设置為(wèi)信号基本频率的25倍。

高速采样后,您可(kě)以将输出通过抗混叠滤波器。以更高的速率采样会将宽带噪声功率分(fēn)布在更高的带宽上,使输出通过抗混叠滤波器将切断不需要的高频分(fēn)量,包括高频噪声。

高采样率下ADC布局中的降噪

选择具有(yǒu)所需采样率的ADC之后,您必须考虑自己的布局策略。混合信号板上ADC的基本布局规则可(kě)能(néng)是让ADC跨接在接地层的数字和模拟部分(fēn),以确保这些不同类型的信号保持分(fēn)离。像其他(tā)具有(yǒu)数字输出的组件一样,ADC容易受到接地反弹的影响,因此请确保使用(yòng)旁路電(diàn)容器来抑制该噪声源并提供准确的信号再现。将此旁路電(diàn)容器与ADC的接地层接地,以提供尽可(kě)能(néng)低的环路電(diàn)感。

如果ADC正在接收RF信号,请考虑使用(yòng)共面波导配置来路由输入線(xiàn)。这将有(yǒu)助于将線(xiàn)路与其他(tā)模拟组件隔离开来,并减少串扰。要避免将时钟信号与时钟走線(xiàn)串扰,请小(xiǎo)心在靠近ADC输入或输出走線(xiàn)的地方布線(xiàn)时钟信号。时钟和数字输出線(xiàn)之间的串扰在时钟線(xiàn)上产生正弦噪声信号。然后,它可(kě)以作為(wèi)相位调制耦合回模拟输入,从而在高采样率下产生错误的信号再现。布線(xiàn)时,尽量减少时钟線(xiàn)和信号線(xiàn)之间的宽边耦合。

 

请输入搜索关键字

确定