高速PCB设计技术

2020-03-23

1.简介

高速数字電(diàn)路的需求逐年增加，对可(kě)靠高速PCB的需求也在逐年增加。数字PCB電(diàn)路紧凑地装有(yǒu)微处理(lǐ)器，電(diàn)源和许多(duō)其他(tā)组件，它们的工作频率容易超过1 GHz。这些系统每秒(miǎo)能(néng)够管理(lǐ)数十亿次操作。此设置的性能(néng)取决于设计阶段的工作，以优化由于高速操作而可(kě)能(néng)出现的任何问题。高速PCB系统中的典型问题包括阻抗不连续，信号反射，EMI和噪声产生。本文(wén)重点讨论此类问题以及在高速PCB设计中应避免的问题。

2.高速PCB的应用(yòng)

高速PCB是计算机，智能(néng)手机等计算设备的核心。这些设备本质上很(hěn)复杂。因此，期望PCB坚固且可(kě)靠。高速電(diàn)路的应用(yòng)在通信，航空航天和物(wù)联网领域不断增長(cháng)。考虑到应用(yòng)程序的重要性，在设计高速電(diàn)路的電(diàn)路板布局时，必须了解必须遵循的注意事项。典型的高速系统结合了HDMI，PCI Express，USB或SATA等技术。借助这些技术，设计人员将可(kě)以应对高速设计的限制。

3.设计注意事项

以下内容被认為(wèi)是设计高速PCB以便在低功耗环境中实现高速运行的首先选择技术。

时钟选择和优化

最小(xiǎo)化来自電(diàn)网的車(chē)载噪声

最小(xiǎo)化信号走線(xiàn)之间的串扰

减少信号反射

针对EMI形式环境和自耦合优化系统

正确的阻抗匹配和線(xiàn)路端接

平面图–包装所有(yǒu)组件

4.板材的选择

板材料的选择取决于材料的介電(diàn)常数和损耗角正切。损耗角正切是当電(diàn)磁波穿过材料时从材料中损失的能(néng)量。损耗角正切值越高，能(néng)量损耗越大。材料的介電(diàn)常数為(wèi)

ε - [R =ε/ε 0

其中ε - [R是介電(diàn)常数，ε Ö是自由空间中（法拉/米）的介電(diàn)常数ε為(wèi)在（法拉/米）的材料的介電(diàn)常数。ε ø值约為(wèi)8.85×10 -12每米（F / m）的法拉。介電(diàn)常数决定了材料提供的阻抗，并且信号可(kě)以在介電(diàn)常数较低的材料中更快地传播。PCB设计中使用(yòng)的典型介電(diàn)材料是FR4。它的介電(diàn)常数介于4.1和4.5之间，损耗正切值為(wèi)0.019 @ 1MHz。

4.1。微带设计

单个接地平面上的信号走線(xiàn)的行為(wèi)类似于微尖線(xiàn)布局，而两个接地平面之间的信号走線(xiàn)则充当带状線(xiàn)布局。微带線(xiàn)的特性阻抗由下式给出為(wèi)了获得相同的阻抗值，带状線(xiàn)布局中的電(diàn)介质跨度必须比微带状布局更大，因此，带状線(xiàn)往往比微带状布局更厚。

4.2。地平面设计

PCB中的接地层有(yǒu)助于屏蔽，散热，通用(yòng)参考電(diàn)压并减少杂散電(diàn)容。電(diàn)路中的電(diàn)流在低阻抗路径中趋于降低。在非常高的频率下，快速上升的信号边沿耦合到接地层，从而在接地层中产生電(diàn)流尖峰。该電(diàn)流尖峰会损坏PCB的模拟性能(néng)。随着输入杂散電(diàn)容的增加，下面的地平面的存在会影响更多(duō)的高速运算放大器。為(wèi)避免这些情况，数字设备，模拟设备和接地层之间应保持适当的距离。不太敏感的電(diàn)镀金属可(kě)以用(yòng)作接地层。

5.電(diàn)源和时钟设计

電(diàn)源是PCB電(diàn)路中板载低频噪声的重要来源。通过使用(yòng)并联電(diàn)容器将電(diàn)源层连接到接地层，可(kě)以确保高速系统中的電(diàn)源完整性。不同值的并联電(diàn)容器可(kě)确保在很(hěn)宽的频率范围内具有(yǒu)较低的交流阻抗。数字和模拟设备应使用(yòng)单独的電(diàn)源层，以很(hěn)大程度地减少噪声耦合。

时钟选择对于确保PCB布局上的所有(yǒu)信号都相对于时钟信号在正确的时间到达非常重要。时钟不正确可(kě)能(néng)会导致上升沿检测或下降沿检测问题。这将导致数据损坏。时钟速度决定了整个系统的速度。

通过穿过连接線(xiàn)和导線(xiàn)的寄生電(diàn)感，寄生電(diàn)阻和寄生電(diàn)容，平面规划和装箱对噪声，通信延迟，边沿速率和频率响应具有(yǒu)重大影响。芯片设计，封装设计和板级设计应与原理(lǐ)图设计一起完成。可(kě)以在物(wù)理(lǐ)部署之前使用(yòng)软件仿真对電(diàn)路进行平面布置。从一开始就指定组件的位置和信号路由，有(yǒu)助于设计人员确保设计能(néng)够按预期的方式工作。这降低了成本和返工时间，从而减少了产品的周期时间。

6.信号完整性

PCB由各种频率不同的信号组成，包括模拟和数字。这些信号对噪声和耦合敏感。在布線(xiàn)，屏蔽和阻抗匹配方面必须格外小(xiǎo)心，以确保信号完整性。

6.1。路由

下面列出了路由过程中要遵循的某些准则

高频时钟走線(xiàn)应尽可(kě)能(néng)平直。在需要弯曲的情况下，弧形弯曲比直角弯曲更可(kě)取，以避免由于不连续而造成的信号损失。

终止时钟信号，这将有(yǒu)助于很(hěn)大程度地减少反射。

敏感的信号走線(xiàn)需要高度隔离，因此应在单独的层上布線(xiàn)。

带状線(xiàn)的長(cháng)时间平行运行减少了同一板上信号走線(xiàn)的近距离。这将减少電(diàn)感耦合。

避免使用(yòng)多(duō)个通孔，因為(wèi)它们会引起阻抗不匹配并增加電(diàn)感。

6.2。阻抗匹配

发射器和接收器之间的阻抗匹配将直接影响信号的完整性。線(xiàn)路匹配不当会产生信号反射和信号损失。源阻抗（ZS）必须等于走線(xiàn)阻抗（Zo）和负载阻抗（ZL）。正确终止传输線(xiàn)可(kě)确保匹配和信号完整性。

7. EMI优化

影响设备的EMI可(kě)能(néng)是由于自身耦合或与周围其他(tā)電(diàn)子设备相互耦合造成的。可(kě)以使用(yòng)某些技术在高速電(diàn)路中优化EMI。

7.1。匹配和路由

未匹配或未终止的信号迹線(xiàn)会引起反射。这导致信号回铃到源。这是一种自EMI。正确匹配可(kě)确保消除信号振铃。正确的布線(xiàn)还可(kě)以降低自耦合EMI。

7.2。EMI滤波器和屏蔽

PCB中的屏蔽使用(yòng)细長(cháng)的接地层完成。接地平面导電(diàn)表面上的集肤效应降低了外部EMI，从而导致電(diàn)路中的信号干扰。EMI滤波器用(yòng)于滤除环境EMI噪声并将其耦合到地面。一个简单的去耦電(diàn)容器设置可(kě)以用(yòng)作EMI滤波器。

8.结论

在高速PCB设计中，必须在开始物(wù)理(lǐ)布局过程之前计划所有(yǒu)事情。良好的原理(lǐ)图是良好布局的基础。電(diàn)源位置，路由，信号完整性，阻抗匹配等因素是PCB设计期间需要解决的重要考虑因素。较高的效率的设计和实现将增强PCB的可(kě)靠性和坚固性。