什么是信号完整性？

2021-10-10

什么是信号完整性？

今天使用(yòng)的许多(duō) PCB布局和布線(xiàn)指南，即使是中等速度的信号和设备，也旨在确保信号完整性。如果您不熟悉 PCB设计并且从未遇到过信号完整性问题，那么确保设计中信号完整性的概念可(kě)能(néng)看起来很(hěn)深奥。现代 PCB 可(kě)能(néng)会遇到许多(duō)问题，这些问题可(kě)以通过一些简单的布局实践来解决或预防。信号完整性实践侧重于识别和修复 PCB布局中的这些问题，以便数字或模拟信号在传播过程中不会失真，并且可(kě)以在其在互连上传输的过程中恢复。

在本指南中，我们希望简要概述 PCB布局中可(kě)能(néng)出现的一些信号完整性问题，以及帮助解决这些问题的一些基本解决方案。通过在设计阶段的早期实施这些基本实践中的一些，一旦電(diàn)路板布線(xiàn)，确保信号完整性就会容易得多(duō)。

信号完整性基础

从最简单的意义上讲，在 PCB布局和布線(xiàn)中实施信号完整性实践的目标是确保信号在从驱动器组件传输到接收器时不会降级。换句话说，我们希望确保出现在互连末尾的信号与在互连开头注入的信号相匹配。虽然信号永遠(yuǎn)不会真正不失真，但一些基本做法可(kě)以帮助最大限度地减少任何潜在的信号失真，以便接收器组件始终记录正确的信号。

有(yǒu)一些标准设计实践有(yǒu)助于确保这一点，这些实践始于原理(lǐ)图捕获和层堆栈设计。事实上，许多(duō)信号完整性、電(diàn)源完整性和 EMI/EMC 问题都可(kě)以通过适当的叠层设计和電(diàn)源、接地和布線(xiàn)的层分(fēn)配来解决。其他(tā)简单的解决方案包括适当的電(diàn)容器选择、阻抗计算以及了解单端与差分(fēn)走線(xiàn)的限制。

什么时候应该担心信号完整性？

从技术上讲，任何设计都会有(yǒu)一些信号完整性问题，但在您使用(yòng)高速数字信号或高频模拟设计之前，它们通常不会干扰产品的功能(néng)或产生过多(duō)的噪声。在这些情况下，需要考虑多(duō)个问题：

精确的阻抗计算以防止信号反射

在長(cháng)互连上传播期间的损耗和色散

快速切换数字信号引起的串扰

过多(duō)的辐射损耗，在 EMC 测试中可(kě)能(néng)表现為(wèi)强噪声

由于过大的電(diàn)感（地弹），数字信号中的过冲和下冲

通过寄生耦合高频信号

光纤编织引起的歪斜和谐振信号损失

抖动，要么是由于随机边缘转换波动，要么是由于 SI/PI/EMI 问题

由于沿互连長(cháng)度方向的铜粗糙度造成的额外损耗

在高频下工作时，或在高速数字板中使用(yòng)的更快开关速度下，这些问题更难解决。但是，為(wèi)了确保设计不会因这些问题而失败，可(kě)以实施一些简单的设计步骤来确保信号完整性。

从你的堆叠开始

确保信号完整性的一个主要部分(fēn)是明确定义接地并在布線(xiàn)期间将接地保持在重要走線(xiàn)附近。正确设计的叠层、電(diàn)源和接地层的选择以及信号层的指定将有(yǒu)助于解决大多(duō)数 EMI 和信号完整性问题。当叠层设计正确时，对電(diàn)源完整性也有(yǒu)重要的有(yǒu)益影响。

下面的叠层显示了涉及交替信号层、電(diàn)源层和接地层的典型布置。在本示例中，该设计使用(yòng)与信号层相邻的接地层来提供屏蔽、低阻抗返回路径以及定义受控阻抗線(xiàn)（带状線(xiàn)或微带線(xiàn)）的能(néng)力。提供具有(yǒu)明确定义的走線(xiàn)阻抗和接地附近信号的低阻抗返回路径有(yǒu)助于防止反射、减少 EMI 的辐射和接收，并提供对不同层上信号的屏蔽。

将信号层放置在与 GND 相邻的位置，可(kě)以进行受控阻抗走線(xiàn)设计和布線(xiàn)，以支持高速和高频信号。可(kě)以在内部层中添加更多(duō)交替的 Sig/GND 对，以支持更多(duō)高速和高频运行的网络。

众所周知，微带、带状線(xiàn)或共面排列的层厚会影响数字或模拟信号的损耗。明智地选择需要支持高速/高频信号的信号层中的電(diàn)介质厚度可(kě)解决上述损耗的一个方面。此外，為(wèi)暴露的走線(xiàn)选择合适的材料和電(diàn)镀材料可(kě)以降低高频损耗，例如在需要精确信号完整性的毫米波设计中。总之，这些步骤有(yǒu)助于确保信号在路由到互连末端时经历低损耗。

阻抗和路由的重要性

一旦确定了叠层并放置了重要的组件，就可(kě)以通过布線(xiàn)来完成布局。数字接口和高频模拟信号中使用(yòng)的信令标准将指定应遵守的阻抗要求，以确保信号完整性并防止高速通道出现问题。在布線(xiàn)过程中，需要特别注意 PCB 上走線(xiàn)的一些重要几何特性：

单端和差分(fēn)阻抗

差分(fēn)对的一致间距和長(cháng)度匹配容差

通过接地过孔和统一平面确保整个路径中的返回路径紧密

最大限度地减少高频（10 GHz）下的过孔过渡和过度弯曲

通过最高速度/频率路線(xiàn)上的存根移除

前两点旨在确保沿途的阻抗不会偏离相关信令标准中规定的设计值。第三点通过确保高速/高频信号产生的返回電(diàn)流具有(yǒu)低電(diàn)感来解决 EMI 和噪声耦合问题。最后两点解决了在路径上的任何阻抗不连续处消除损耗和反射的需要。连接器和过孔等元件的输入阻抗可(kě)能(néng)会偏离所需的阻抗值，因此使用(yòng)设计规则来帮助确保在设计中满足这些目标。

作為(wèi)布線(xiàn)约束的示例，应在差分(fēn)对中强制执行長(cháng)度匹配，以确保设计中的最大共模噪声抑制。

PCB设计软件中的布線(xiàn)工具可(kě)以满足您的布線(xiàn)要求并将其编码為(wèi)设计规则，以帮助确保您满足阻抗、间距、通孔数和返回路径目标。应用(yòng)背钻代表了对信号完整性的成本权衡，因此它应该只应用(yòng)于最快的数字信号，并且仅当无法实施某些替代路由方案来消除对背钻的需要时。总的来说，这些措施可(kě)以解决由反射引起的问题，例如眼图中的符号间干扰和不匹配传输線(xiàn)上的驻波。

识别信号完整性问题

需要在模拟或测量中识别信号完整性问题。理(lǐ)想情况下，应在设计过程中进行仿真，以帮助在创建原型之前识别任何信号完整性问题。一种常见的做法是為(wèi)设计创建测试板，以便在设计投入大批量生产之前进行测量。无论您计划如何识别信号完整性问题，都应在将设计扩展到大批量生产之前完成这些任務(wù)。

路由期间的模拟

在设计阶段，一些更高级的 ECAD 软件包可(kě)用(yòng)于识别一些简单模拟中的信号完整性问题。可(kě)以一起执行的两个标准模拟是串扰波形计算和振铃/反射波形。两种模拟都需要為(wèi) PCB布局中的驱动组件定义逻辑系列，可(kě)在数据表中找到。这些模拟非常清楚地显示了互连之间的端接和间距的有(yǒu)效性，这可(kě)以从互连的瞬态响应中看出

可(kě)以在创建设计时执行串扰波形计算和反射波形计算，以确保互连符合要求的标准。

路由期间要检查的其他(tā)要点包括：

过冲和下冲

开关期间的上升时间/下降时间

并行总線(xiàn)和差分(fēn)对的偏移

返回路径连续性

这些点可(kě)以使用(yòng)在線(xiàn)仿真工具在用(yòng)于 PCB设计的高级 ECAD 包中进行检查。设计布線(xiàn)后，应用(yòng)内仿真工具可(kě)以计算这些点，以确保每个互连上的信号都在噪声容限内，并在接收组件处获得所需的响应。通过在设计过程的早期识别这些问题，可(kě)以及早解决许多(duō)信号完整性问题，理(lǐ)想情况下可(kě)以消除复杂且耗时的重新(xīn)设计。

信号完整性测试

尽管可(kě)以执行多(duō)种测试来评估信号完整性，但对于数字设计而言，最重要的两项测试是使用(yòng)矢量网络分(fēn)析仪 (VNA) 进行 S 参数测量，以及使用(yòng)标准测试比特流进行眼图测试。S 参数测量的时域对应物(wù)是时域反射计测量，它需要特殊仪器為(wèi)互连或被测设备提供脉冲。尽管通常使用(yòng)示波器执行眼图和误码率计算，但某些 VNA 可(kě)以生成眼图。

眼图测量和提取的误码率对于评估数字通道至关重要。它们提供总结性测量，允许量化抖动、ISI 由于信号反射、损耗和通过均衡进行补偿的需要。可(kě)以从这些测量中识别出对设计的一些简单更改，并且可(kě)以将提取的信号完整性指标与其他(tā)模拟或计算进行比较。 

S 参数以及其他(tā)网络参数模拟或测量都存在于频域中。它们允许在最大可(kě)能(néng)数据速率、传输频率、损耗或由于阻抗不匹配引起的反射方面对设计进行鉴定。对于長(cháng)互连，更重要的数量是 S21 或插入损耗，因為(wèi)这些通道主要由電(diàn)介质、铜和辐射损耗决定。在短通道中，更重要的数量是 S11 或回波损耗，因為(wèi)在短到中等長(cháng)度的通道中可(kě)能(néng)会产生强反射和共振。