24小(xiǎo)时联系電(diàn)话:18217114652、13661815404
中文(wén)
- 您当前的位置:
- 首页>
- 電(diàn)子资讯>
- 技术专题>
- CMOS反相器中的噪声容...
技术专题
CMOS反相器中的噪声容限会影响性能(néng)吗?
设备或组件可(kě)以保持在可(kě)接受的范围内,则功能(néng),性能(néng)和生命周期都会增加。如果设备或组件要保持在可(kě)接受的范围内,则必须首先了解这些限制是什么。举个例子,我的一位同事无法理(lǐ)解為(wèi)什么他(tā)与電(diàn)容器串联的保险丝反复失效。
经进一步审查,罪魁祸首是建议保险丝的安培数(裕度)贴错标签。事实证明,该板显示20安培,但建议的安培数為(wèi)40安培。他(tā)通过研究原理(lǐ)图发现了这一发现。利润和对它们的遵守在功能(néng),性能(néng)和耐用(yòng)性中起着至关重要的作用(yòng)。这包括CMOS反相器中的噪声容限。
噪声裕度和CMOS特性
在電(diàn)气工程领域,可(kě)以代数地将无噪声的最坏情况下的输入電(diàn)平代数加到不引起输出電(diàn)压偏离允许的逻辑電(diàn)压電(diàn)平的外部信号的最大電(diàn)压幅度称為(wèi)噪声裕度。在通信系统工程领域,我们通常以分(fēn)贝(dB)為(wèi)单位测量噪声容限。
此外,我们将噪声容限定义為(wèi)信号超过最小(xiǎo)可(kě)接受量的比率。关于数字電(diàn)路,噪声容限是信号超过产生“ 1”或“ 0”所需的阈值的量。
CMOS代表互补金属氧化物(wù)半导體(tǐ)。其制造过程包括使用(yòng)互补且对称的p型和n型MOSFET对来实现逻辑功能(néng)。该技术正用(yòng)于IC(集成電(diàn)路)芯片,微控制器,CMOS BIOS,微处理(lǐ)器,存储芯片和其他(tā)数字逻辑電(diàn)路的构造中。
我们还可(kě)以发现CMOS技术在诸如数据转换器,RF電(diàn)路,高度集成的收发器(通信)和图像传感器等模拟電(diàn)路中的使用(yòng)。总體(tǐ)而言,CMOS器件的两个基本特征是低静态功耗和高抗噪性。
由于一对MOSFET始终处于关断状态,因此串联组合仅在开关状态(开和关)时瞬间消耗大量功率。结果,CMOS器件产生的热量通常比其他(tā)形式的逻辑(例如TTL)产生的热量少,即使它不改变状态,该逻辑通常也具有(yǒu)恒定電(diàn)流。
CMOS反相器的特性
CMOS技术轻松集成到芯片逻辑和VLSI芯片中。此外,它们以较高的速度运行,同时保持极少的功率损耗特性。此外,CMOS反相器提供了出色的逻辑缓冲功能(néng),因為(wèi)它的高和低噪声容限同等重要。
现在,让我们仔细看一下CMOS反相器的工作原理(lǐ)及其特性。首先,CMOS反相器包含连接到漏极和栅极端子的PMOS(p型)和NMOS(n型)晶體(tǐ)管。而且,它在PMOS源极端子上包含電(diàn)源電(diàn)压(VDD),并在NMOS源极端子上包含接地。最后,它具有(yǒu)到栅极端子的VIN连接和到漏极端子的VOUT连接。请记住,CMOS反相器在其设计中没有(yǒu)使用(yòng)電(diàn)阻,因此与标准電(diàn)阻MOSFET反相器相比,它具有(yǒu)更高的功率效率。
参考上面的CMOS反相器图,由于CMOS器件输入端的電(diàn)压在5伏和0伏之间变化,因此PMOS和NMOS的状态将相应地不同。因此,如果将每个晶體(tǐ)管建模為(wèi)一个由VIN激活的简单开关,那么毫无疑问,我们可(kě)以看到CMOS反相器的功能(néng)。
CMOS反相器中的噪声裕度
现在,对于纯数字反相器,由于存在一定程度的電(diàn)容,它们不会立即从“ 1”(逻辑高)切换到“ 0”(逻辑低)。当逆变器从逻辑高電(diàn)平过渡到逻辑低電(diàn)平时,会有(yǒu)一个不清楚的區(qū)域,在该區(qū)域中我们无法考虑電(diàn)压是低还是高。正是在这一时刻,我们认為(wèi)这是我们的噪声余量。
我们必须考虑两个噪声容限,它们分(fēn)别是:高噪声容限(NMH)和低噪声容限(NML)。逻辑高電(diàn)平的驱动设备的最小(xiǎo)電(diàn)压输出(VOH min)必须大于逻辑高電(diàn)平的接收设备的最小(xiǎo)電(diàn)压输入(VIH min)。由于导線(xiàn)上存在噪声,因此驱动设备输出端的逻辑高信号可(kě)能(néng)会以较低電(diàn)压到达接收设备的输入端。
因此,逻辑高電(diàn)平的噪声容限NMH =(VOH min – VIH min)是您仍然可(kě)以正确接收逻辑高電(diàn)平信号的容差范围。对于噪声容限,我们可(kě)以说相同,对于逻辑低電(diàn)平,NML =(VIL max – VOL max),这规定了線(xiàn)路上逻辑低電(diàn)平信号的容限范围。噪声容限越小(xiǎo),表明電(diàn)路对噪声越敏感。
噪声容限是设计容限的标准,可(kě)以在特定条件下建立适当的電(diàn)路功能(néng)。噪声源可(kě)以包括電(diàn)源,运行环境,電(diàn)场和磁场以及辐射波。片上晶體(tǐ)管的开关活动也会产生不希望的噪声。因此,為(wèi)了在特定的噪声条件下提供适当的晶體(tǐ)管开关,電(diàn)路的设计必须包括这些特定的噪声容限。